 Jiri Olsa
|
67266c1080
perf/x86/intel: Add generic branch tracing check to intel_pmu_has_bts()
|
6 năm trước cách đây |
 Andi Kleen
|
af3bdb991a
perf/x86/intel: Add a separate Arch Perfmon v4 PMI handler
|
7 năm trước cách đây |
 Kan Liang
|
3196234039
perf/x86/intel: Introduce PMU flag for Extended PEBS
|
7 năm trước cách đây |
|
Kan Liang
|
8b077e4a69
perf/x86/intel/lbr: Optimize context switches for the LBR call stack
|
7 năm trước cách đây |
|
Kan Liang
|
0592e57b24
perf/x86/intel/lbr: Fix incomplete LBR call stack
|
7 năm trước cách đây |
 Ingo Molnar
|
7054e4e0b1
Merge branch 'perf/urgent' into perf/core, to pick up fixes
|
7 năm trước cách đây |
|
Kan Liang
|
174afc3e7d
perf/x86/intel: Rename confusing 'freerunning PEBS' API and implementation to 'large PEBS'
|
7 năm trước cách đây |
|
Kan Liang
|
5bee2cc69d
perf/x86/intel/ds: Introduce ->read() function for auto-reload events and flush the PEBS buffer there
|
7 năm trước cách đây |
|
Kan Liang
|
bcfbe5c41d
perf/x86: Introduce a ->read() callback in 'struct x86_pmu'
|
7 năm trước cách đây |
|
Kan Liang
|
f605cfca8c
perf/x86/intel: Fix large period handling on Broadwell CPUs
|
7 năm trước cách đây |
|
Jiri Olsa
|
11974914e8
x86/events/intel/ds: Add PERF_SAMPLE_PERIOD into PEBS_FREERUNNING_FLAGS
|
7 năm trước cách đây |
 Hugh Dickins
|
c1961a4631
x86/events/intel/ds: Map debug buffers in cpu_entry_area
|
7 năm trước cách đây |
 Thomas Gleixner
|
10043e02db
x86/cpu_entry_area: Add debugstore entries to cpu_entry_area
|
7 năm trước cách đây |
|
Andi Kleen
|
2fe1bc1f50
perf/x86: Enable free running PEBS for REGS_USER/INTR
|
8 năm trước cách đây |
 Kan Liang
|
fc7ce9c74c
perf/core, x86: Add PERF_SAMPLE_PHYS_ADDR
|
8 năm trước cách đây |
|
Andi Kleen
|
b00233b530
perf/x86: Export some PMU attributes in caps/ directory
|
8 năm trước cách đây |
|
Andi Kleen
|
6ae5fa61d2
perf/x86: Fix data source decoding for Skylake
|
8 năm trước cách đây |
|
Andi Kleen
|
9529835514
perf/x86: Move Nehalem PEBS code to flag
|
8 năm trước cách đây |
|
Kan Liang
|
dd0b06b551
perf/x86/intel: Add Goldmont Plus CPU PMU support
|
8 năm trước cách đây |
|
Kan Liang
|
6089327f54
perf/x86: Add sysfs entry to freeze counters on SMI
|
8 năm trước cách đây |
|
Kan Liang
|
fd583ad156
perf/x86: Fix spurious NMI with PEBS Load Latency event
|
8 năm trước cách đây |
|
Andi Kleen
|
b0c1ef5295
perf/x86: Fix exclusion of BTS and LBR for Goldmont
|
8 năm trước cách đây |
 Peter Zijlstra
|
b8000586c9
perf/x86/intel: Cure bogus unwind from PEBS entries
|
8 năm trước cách đây |
|
Peter Zijlstra
|
3e2c1a67d6
perf/x86/intel: Clean up LBR state tracking
|
9 năm trước cách đây |
|
Peter Zijlstra
|
68f7082ffb
perf/x86: Ensure perf_sched_cb_{inc,dec}() is only called from pmu::{add,del}()
|
9 năm trước cách đây |
|
Peter Zijlstra
|
09e61b4f78
perf/x86/intel: Rework the large PEBS setup code
|
9 năm trước cách đây |
 David Carrillo-Cisneros
|
19fc9ddd61
perf/x86/intel: Fix MSR_LAST_BRANCH_FROM_x bug when no TSX
|
9 năm trước cách đây |
|
Andi Kleen
|
fc07e9f983
perf/x86: Support sysfs files depending on SMT status
|
9 năm trước cách đây |
 Alexander Shishkin
|
ccbebba4c6
perf/x86/intel/pt: Bypass PT vs. LBR exclusivity if the core supports it
|
9 năm trước cách đây |
|
Kan Liang
|
f21d5adceb
perf/x86/intel: Add LBR filter support for Silvermont and Airmont CPUs
|
9 năm trước cách đây |
