Home Explore Help
Sign In
GfA
/
linux_kernel
5
0
Fork 0
Files Issues 0 Pull Requests 0 Wiki
Tree: 38853979e6
Branches Tags
linux_kernel
/
drivers
/
gpu
/
drm
/
amd
/
include
/
vega10_ip_offset.h

vega10_ip_offset.h 54 KB
History Raw

12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970717273747576777879808182838485868788899091929394959697989910010110210310410510610710810911011111211311411511611711811912012112212312412512612712812913013113213313413513613713813914014114214314414514614714814915015115215315415515615715815916016116216316416516616716816917017117217317417517617717817918018118218318418518618718818919019119219319419519619719819920020120220320420520620720820921021121221321421521621721821922022122222322422522622722822923023123223323423523623723823924024124224324424524624724824925025125225325425525625725825926026126226326426526626726826927027127227327427527627727827928028128228328428528628728828929029129229329429529629729829930030130230330430530630730830931031131231331431531631731831932032132232332432532632732832933033133233333433533633733833934034134234334434534634734834935035135235335435535635735835936036136236336436536636736836937037137237337437537637737837938038138238338438538638738838939039139239339439539639739839940040140240340440540640740840941041141241341441541641741841942042142242342442542642742842943043143243343443543643743843944044144244344444544644744844945045145245345445545645745845946046146246346446546646746846947047147247347447547647747847948048148248348448548648748848949049149249349449549649749849950050150250350450550650750850951051151251351451551651751851952052152252352452552652752852953053153253353453553653753853954054154254354454554654754854955055155255355455555655755855956056156256356456556656756856957057157257357457557657757857958058158258358458558658758858959059159259359459559659759859960060160260360460560660760860961061161261361461561661761861962062162262362462562662762862963063163263363463563663763863964064164264364464564664764864965065165265365465565665765865966066166266366466566666766866967067167267367467567667767867968068168268368468568668768868969069169269369469569669769869970070170270370470570670770870971071171271371471571671771871972072172272372472572672772872973073173273373473573673773873974074174274374474574674774874975075175275375475575675775875976076176276376476576676776876977077177277377477577677777877978078178278378478578678778878979079179279379479579679779879980080180280380480580680780880981081181281381481581681781881982082182282382482582682782882983083183283383483583683783883984084184284384484584684784884985085185285385485585685785885986086186286386486586686786886987087187287387487587687787887988088188288388488588688788888989089189289389489589689789889990090190290390490590690790890991091191291391491591691791891992092192292392492592692792892993093193293393493593693793893994094194294394494594694794894995095195295395495595695795895996096196296396496596696796896997097197297397497597697797897998098198298398498598698798898999099199299399499599699799899910001001100210031004100510061007100810091010101110121013101410151016101710181019102010211022102310241025102610271028102910301031103210331034103510361037103810391040104110421043104410451046104710481049105010511052105310541055105610571058105910601061106210631064106510661067106810691070107110721073107410751076107710781079108010811082108310841085108610871088108910901091109210931094109510961097109810991100110111021103110411051106110711081109111011111112111311141115111611171118111911201121112211231124112511261127112811291130113111321133113411351136113711381139114011411142114311441145114611471148114911501151115211531154115511561157115811591160116111621163116411651166116711681169117011711172117311741175117611771178117911801181118211831184118511861187118811891190119111921193119411951196119711981199120012011202120312041205120612071208120912101211121212131214121512161217121812191220122112221223122412251226122712281229123012311232123312341235123612371238123912401241124212431244124512461247124812491250125112521253125412551256125712581259126012611262126312641265 
  1. /*
    2. 

  2.  * Copyright (C) 2018  Advanced Micro Devices, Inc.
    3. 

  3.  *
    4. 

  4.  * Permission is hereby granted, free of charge, to any person obtaining a
    5. 

  5.  * copy of this software and associated documentation files (the "Software"),
    6. 

  6.  * to deal in the Software without restriction, including without limitation
    7. 

  7.  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
    8. 

  8.  * and/or sell copies of the Software, and to permit persons to whom the
    9. 

  9.  * Software is furnished to do so, subject to the following conditions:
    10. 

  10.  *
    11. 

  11.  * The above copyright notice and this permission notice shall be included
    12. 

  12.  * in all copies or substantial portions of the Software.
    13. 

  13.  *
    14. 

  14.  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
    15. 

  15.  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
    16. 

  16.  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
    17. 

  17.  * THE COPYRIGHT HOLDER(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN
    18. 

  18.  * AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
    19. 

  19.  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
    20. 

  20.  */
    21. 

  21. #ifndef _vega10_ip_offset_HEADER
    22. 

  22. #define _vega10_ip_offset_HEADER
    23. 

  23. 

  24. #define MAX_INSTANCE                                       5
    25. 

  25. #define MAX_SEGMENT                                        5
    26. 

  26. 

  27. struct IP_BASE_INSTANCE
    28. 

  28. {
    29. 

  29.     unsigned int segment[MAX_SEGMENT];
    30. 

  30. };
    31. 

  31. 

  32. struct IP_BASE
    33. 

  33. {
    34. 

  34.     struct IP_BASE_INSTANCE instance[MAX_INSTANCE];
    35. 

  35. };
    36. 

  36. 

  37. 

  38. static const struct IP_BASE NBIF_BASE			= { { { { 0x00000000, 0x00000014, 0x00000D20, 0x00010400, 0 } },
    39. 

  39. 										{ { 0, 0, 0, 0, 0 } },
    40. 

  40. 										{ { 0, 0, 0, 0, 0 } },
    41. 

  41. 										{ { 0, 0, 0, 0, 0 } },
    42. 

  42. 										{ { 0, 0, 0, 0, 0 } } } };
    43. 

  43. static const struct IP_BASE NBIO_BASE			= { { { { 0x00000000, 0x00000014, 0x00000D20, 0x00010400, 0 } },
    44. 

  44. 										{ { 0, 0, 0, 0, 0 } },
    45. 

  45. 										{ { 0, 0, 0, 0, 0 } },
    46. 

  46. 										{ { 0, 0, 0, 0, 0 } },
    47. 

  47. 										{ { 0, 0, 0, 0, 0 } } } };
    48. 

  48. static const struct IP_BASE DCE_BASE			= { { { { 0x00000012, 0x000000C0, 0x000034C0, 0, 0 } },
    49. 

  49. 										{ { 0, 0, 0, 0, 0 } },
    50. 

  50. 										{ { 0, 0, 0, 0, 0 } },
    51. 

  51. 										{ { 0, 0, 0, 0, 0 } },
    52. 

  52. 										{ { 0, 0, 0, 0, 0 } } } };
    53. 

  53. static const struct IP_BASE DCN_BASE			= { { { { 0x00000012, 0x000000C0, 0x000034C0, 0, 0 } },
    54. 

  54. 										{ { 0, 0, 0, 0, 0 } },
    55. 

  55. 										{ { 0, 0, 0, 0, 0 } },
    56. 

  56. 										{ { 0, 0, 0, 0, 0 } },
    57. 

  57. 										{ { 0, 0, 0, 0, 0 } } } };
    58. 

  58. static const struct IP_BASE MP0_BASE			= { { { { 0x00016000, 0, 0, 0, 0 } },
    59. 

  59. 										{ { 0, 0, 0, 0, 0 } },
    60. 

  60. 										{ { 0, 0, 0, 0, 0 } },
    61. 

  61. 										{ { 0, 0, 0, 0, 0 } },
    62. 

  62. 										{ { 0, 0, 0, 0, 0 } } } };
    63. 

  63. static const struct IP_BASE MP1_BASE			= { { { { 0x00016000, 0, 0, 0, 0 } },
    64. 

  64. 										{ { 0, 0, 0, 0, 0 } },
    65. 

  65. 										{ { 0, 0, 0, 0, 0 } },
    66. 

  66. 										{ { 0, 0, 0, 0, 0 } },
    67. 

  67. 										{ { 0, 0, 0, 0, 0 } } } };
    68. 

  68. static const struct IP_BASE MP2_BASE			= { { { { 0x00016000, 0, 0, 0, 0 } },
    69. 

  69. 										{ { 0, 0, 0, 0, 0 } },
    70. 

  70. 										{ { 0, 0, 0, 0, 0 } },
    71. 

  71. 										{ { 0, 0, 0, 0, 0 } },
    72. 

  72. 										{ { 0, 0, 0, 0, 0 } } } };
    73. 

  73. static const struct IP_BASE DF_BASE			= { { { { 0x00007000, 0, 0, 0, 0 } },
    74. 

  74. 										{ { 0, 0, 0, 0, 0 } },
    75. 

  75. 										{ { 0, 0, 0, 0, 0 } },
    76. 

  76. 										{ { 0, 0, 0, 0, 0 } },
    77. 

  77. 										{ { 0, 0, 0, 0, 0 } } } };
    78. 

  78. static const struct IP_BASE UVD_BASE			= { { { { 0x00007800, 0x00007E00, 0, 0, 0 } },
    79. 

  79. 										{ { 0, 0, 0, 0, 0 } },
    80. 

  80. 										{ { 0, 0, 0, 0, 0 } },
    81. 

  81. 										{ { 0, 0, 0, 0, 0 } },
    82. 

  82. 										{ { 0, 0, 0, 0, 0 } } } };  //note: GLN does not use the first segment
    83. 

  83. static const struct IP_BASE VCN_BASE			= { { { { 0x00007800, 0x00007E00, 0, 0, 0 } },
    84. 

  84. 										{ { 0, 0, 0, 0, 0 } },
    85. 

  85. 										{ { 0, 0, 0, 0, 0 } },
    86. 

  86. 										{ { 0, 0, 0, 0, 0 } },
    87. 

  87. 										{ { 0, 0, 0, 0, 0 } } } };  //note: GLN does not use the first segment
    88. 

  88. static const struct IP_BASE DBGU_BASE			= { { { { 0x00000180, 0x000001A0, 0, 0, 0 } },
    89. 

  89. 										{ { 0, 0, 0, 0, 0 } },
    90. 

  90. 										{ { 0, 0, 0, 0, 0 } },
    91. 

  91. 										{ { 0, 0, 0, 0, 0 } },
    92. 

  92. 										{ { 0, 0, 0, 0, 0 } } } }; // not exist
    93. 

  93. static const struct IP_BASE DBGU_NBIO_BASE		= { { { { 0x000001C0, 0, 0, 0, 0 } },
    94. 

  94. 										{ { 0, 0, 0, 0, 0 } },
    95. 

  95. 										{ { 0, 0, 0, 0, 0 } },
    96. 

  96. 										{ { 0, 0, 0, 0, 0 } },
    97. 

  97. 										{ { 0, 0, 0, 0, 0 } } } }; // not exist
    98. 

  98. static const struct IP_BASE DBGU_IO_BASE		= { { { { 0x000001E0, 0, 0, 0, 0 } },
    99. 

  99. 										{ { 0, 0, 0, 0, 0 } },
    100. 

  100. 										{ { 0, 0, 0, 0, 0 } },
    101. 

  101. 										{ { 0, 0, 0, 0, 0 } },
    102. 

  102. 										{ { 0, 0, 0, 0, 0 } } } }; // not exist
    103. 

  103. static const struct IP_BASE DFX_DAP_BASE		= { { { { 0x000005A0, 0, 0, 0, 0 } },
    104. 

  104. 										{ { 0, 0, 0, 0, 0 } },
    105. 

  105. 										{ { 0, 0, 0, 0, 0 } },
    106. 

  106. 										{ { 0, 0, 0, 0, 0 } },
    107. 

  107. 										{ { 0, 0, 0, 0, 0 } } } }; // not exist
    108. 

  108. static const struct IP_BASE DFX_BASE			= { { { { 0x00000580, 0, 0, 0, 0 } },
    109. 

  109. 										{ { 0, 0, 0, 0, 0 } },
    110. 

  110. 										{ { 0, 0, 0, 0, 0 } },
    111. 

  111. 										{ { 0, 0, 0, 0, 0 } },
    112. 

  112. 										{ { 0, 0, 0, 0, 0 } } } }; // this file does not contain registers
    113. 

  113. static const struct IP_BASE ISP_BASE			= { { { { 0x00018000, 0, 0, 0, 0 } },
    114. 

  114. 										{ { 0, 0, 0, 0, 0 } },
    115. 

  115. 										{ { 0, 0, 0, 0, 0 } },
    116. 

  116. 										{ { 0, 0, 0, 0, 0 } },
    117. 

  117. 										{ { 0, 0, 0, 0, 0 } } } }; // not exist
    118. 

  118. static const struct IP_BASE SYSTEMHUB_BASE		= { { { { 0x00000EA0, 0, 0, 0, 0 } },
    119. 

  119. 										{ { 0, 0, 0, 0, 0 } },
    120. 

  120. 										{ { 0, 0, 0, 0, 0 } },
    121. 

  121. 										{ { 0, 0, 0, 0, 0 } },
    122. 

  122. 										{ { 0, 0, 0, 0, 0 } } } }; // not exist
    123. 

  123. static const struct IP_BASE L2IMU_BASE			= { { { { 0x00007DC0, 0, 0, 0, 0 } },
    124. 

  124. 										{ { 0, 0, 0, 0, 0 } },
    125. 

  125. 										{ { 0, 0, 0, 0, 0 } },
    126. 

  126. 										{ { 0, 0, 0, 0, 0 } },
    127. 

  127. 										{ { 0, 0, 0, 0, 0 } } } };
    128. 

  128. static const struct IP_BASE IOHC_BASE			= { { { { 0x00010000, 0, 0, 0, 0 } },
    129. 

  129. 										{ { 0, 0, 0, 0, 0 } },
    130. 

  130. 										{ { 0, 0, 0, 0, 0 } },
    131. 

  131. 										{ { 0, 0, 0, 0, 0 } },
    132. 

  132. 										{ { 0, 0, 0, 0, 0 } } } };
    133. 

  133. static const struct IP_BASE ATHUB_BASE			= { { { { 0x00000C20, 0, 0, 0, 0 } },
    134. 

  134. 										{ { 0, 0, 0, 0, 0 } },
    135. 

  135. 										{ { 0, 0, 0, 0, 0 } },
    136. 

  136. 										{ { 0, 0, 0, 0, 0 } },
    137. 

  137. 										{ { 0, 0, 0, 0, 0 } } } };
    138. 

  138. static const struct IP_BASE VCE_BASE			= { { { { 0x00007E00, 0x00048800, 0, 0, 0 } },
    139. 

  139. 										{ { 0, 0, 0, 0, 0 } },
    140. 

  140. 										{ { 0, 0, 0, 0, 0 } },
    141. 

  141. 										{ { 0, 0, 0, 0, 0 } },
    142. 

  142. 										{ { 0, 0, 0, 0, 0 } } } };
    143. 

  143. static const struct IP_BASE GC_BASE			= { { { { 0x00002000, 0x0000A000, 0, 0, 0 } },
    144. 

  144. 										{ { 0, 0, 0, 0, 0 } },
    145. 

  145. 										{ { 0, 0, 0, 0, 0 } },
    146. 

  146. 										{ { 0, 0, 0, 0, 0 } },
    147. 

  147. 										{ { 0, 0, 0, 0, 0 } } } };
    148. 

  148. static const struct IP_BASE MMHUB_BASE			= { { { { 0x0001A000, 0, 0, 0, 0 } },
    149. 

  149. 										{ { 0, 0, 0, 0, 0 } },
    150. 

  150. 										{ { 0, 0, 0, 0, 0 } },
    151. 

  151. 										{ { 0, 0, 0, 0, 0 } },
    152. 

  152. 										{ { 0, 0, 0, 0, 0 } } } };
    153. 

  153. static const struct IP_BASE RSMU_BASE			= { { { { 0x00012000, 0, 0, 0, 0 } },
    154. 

  154. 										{ { 0, 0, 0, 0, 0 } },
    155. 

  155. 										{ { 0, 0, 0, 0, 0 } },
    156. 

  156. 										{ { 0, 0, 0, 0, 0 } },
    157. 

  157. 										{ { 0, 0, 0, 0, 0 } } } };
    158. 

  158. static const struct IP_BASE HDP_BASE			= { { { { 0x00000F20, 0, 0, 0, 0 } },
    159. 

  159. 										{ { 0, 0, 0, 0, 0 } },
    160. 

  160. 										{ { 0, 0, 0, 0, 0 } },
    161. 

  161. 										{ { 0, 0, 0, 0, 0 } },
    162. 

  162. 										{ { 0, 0, 0, 0, 0 } } } };
    163. 

  163. static const struct IP_BASE OSSSYS_BASE		= { { { { 0x000010A0, 0, 0, 0, 0 } },
    164. 

  164. 										{ { 0, 0, 0, 0, 0 } },
    165. 

  165. 										{ { 0, 0, 0, 0, 0 } },
    166. 

  166. 										{ { 0, 0, 0, 0, 0 } },
    167. 

  167. 										{ { 0, 0, 0, 0, 0 } } } };
    168. 

  168. static const struct IP_BASE SDMA0_BASE			= { { { { 0x00001260, 0, 0, 0, 0 } },
    169. 

  169. 										{ { 0, 0, 0, 0, 0 } },
    170. 

  170. 										{ { 0, 0, 0, 0, 0 } },
    171. 

  171. 										{ { 0, 0, 0, 0, 0 } },
    172. 

  172. 										{ { 0, 0, 0, 0, 0 } } } };
    173. 

  173. static const struct IP_BASE SDMA1_BASE			= { { { { 0x00001460, 0, 0, 0, 0 } },
    174. 

  174. 										{ { 0, 0, 0, 0, 0 } },
    175. 

  175. 										{ { 0, 0, 0, 0, 0 } },
    176. 

  176. 										{ { 0, 0, 0, 0, 0 } },
    177. 

  177. 										{ { 0, 0, 0, 0, 0 } } } };
    178. 

  178. static const struct IP_BASE XDMA_BASE			= { { { { 0x00003400, 0, 0, 0, 0 } },
    179. 

  179. 										{ { 0, 0, 0, 0, 0 } },
    180. 

  180. 										{ { 0, 0, 0, 0, 0 } },
    181. 

  181. 										{ { 0, 0, 0, 0, 0 } },
    182. 

  182. 										{ { 0, 0, 0, 0, 0 } } } };
    183. 

  183. static const struct IP_BASE UMC_BASE			= { { { { 0x00014000, 0, 0, 0, 0 } },
    184. 

  184. 										{ { 0, 0, 0, 0, 0 } },
    185. 

  185. 										{ { 0, 0, 0, 0, 0 } },
    186. 

  186. 										{ { 0, 0, 0, 0, 0 } },
    187. 

  187. 										{ { 0, 0, 0, 0, 0 } } } };
    188. 

  188. static const struct IP_BASE THM_BASE			= { { { { 0x00016600, 0, 0, 0, 0 } },
    189. 

  189. 										{ { 0, 0, 0, 0, 0 } },
    190. 

  190. 										{ { 0, 0, 0, 0, 0 } },
    191. 

  191. 										{ { 0, 0, 0, 0, 0 } },
    192. 

  192. 										{ { 0, 0, 0, 0, 0 } } } };
    193. 

  193. static const struct IP_BASE SMUIO_BASE			= { { { { 0x00016800, 0, 0, 0, 0 } },
    194. 

  194. 										{ { 0, 0, 0, 0, 0 } },
    195. 

  195. 										{ { 0, 0, 0, 0, 0 } },
    196. 

  196. 										{ { 0, 0, 0, 0, 0 } },
    197. 

  197. 										{ { 0, 0, 0, 0, 0 } } } };
    198. 

  198. static const struct IP_BASE PWR_BASE			= { { { { 0x00016A00, 0, 0, 0, 0 } },
    199. 

  199. 										{ { 0, 0, 0, 0, 0 } },
    200. 

  200. 										{ { 0, 0, 0, 0, 0 } },
    201. 

  201. 										{ { 0, 0, 0, 0, 0 } },
    202. 

  202. 										{ { 0, 0, 0, 0, 0 } } } };
    203. 

  203. static const struct IP_BASE CLK_BASE			= { { { { 0x00016C00, 0, 0, 0, 0 } },
    204. 

  204. 									    { { 0x00016E00, 0, 0, 0, 0 } },
    205. 

  205. 										{ { 0x00017000, 0, 0, 0, 0 } },
    206. 

  206. 	                                    { { 0x00017200, 0, 0, 0, 0 } },
    207. 

  207. 						                { { 0x00017E00, 0, 0, 0, 0 } } } };
    208. 

  208. static const struct IP_BASE FUSE_BASE			= { { { { 0x00017400, 0, 0, 0, 0 } },
    209. 

  209. 										{ { 0, 0, 0, 0, 0 } },
    210. 

  210. 										{ { 0, 0, 0, 0, 0 } },
    211. 

  211. 										{ { 0, 0, 0, 0, 0 } },
    212. 

  212. 										{ { 0, 0, 0, 0, 0 } } } };
    213. 

  213. 

  214. 

  215. #define NBIF_BASE__INST0_SEG0                     0x00000000
    216. 

  216. #define NBIF_BASE__INST0_SEG1                     0x00000014
    217. 

  217. #define NBIF_BASE__INST0_SEG2                     0x00000D20
    218. 

  218. #define NBIF_BASE__INST0_SEG3                     0x00010400
    219. 

  219. #define NBIF_BASE__INST0_SEG4                     0
    220. 

  220. 

  221. #define NBIF_BASE__INST1_SEG0                     0
    222. 

  222. #define NBIF_BASE__INST1_SEG1                     0
    223. 

  223. #define NBIF_BASE__INST1_SEG2                     0
    224. 

  224. #define NBIF_BASE__INST1_SEG3                     0
    225. 

  225. #define NBIF_BASE__INST1_SEG4                     0
    226. 

  226. 

  227. #define NBIF_BASE__INST2_SEG0                     0
    228. 

  228. #define NBIF_BASE__INST2_SEG1                     0
    229. 

  229. #define NBIF_BASE__INST2_SEG2                     0
    230. 

  230. #define NBIF_BASE__INST2_SEG3                     0
    231. 

  231. #define NBIF_BASE__INST2_SEG4                     0
    232. 

  232. 

  233. #define NBIF_BASE__INST3_SEG0                     0
    234. 

  234. #define NBIF_BASE__INST3_SEG1                     0
    235. 

  235. #define NBIF_BASE__INST3_SEG2                     0
    236. 

  236. #define NBIF_BASE__INST3_SEG3                     0
    237. 

  237. #define NBIF_BASE__INST3_SEG4                     0
    238. 

  238. 

  239. #define NBIF_BASE__INST4_SEG0                     0
    240. 

  240. #define NBIF_BASE__INST4_SEG1                     0
    241. 

  241. #define NBIF_BASE__INST4_SEG2                     0
    242. 

  242. #define NBIF_BASE__INST4_SEG3                     0
    243. 

  243. #define NBIF_BASE__INST4_SEG4                     0
    244. 

  244. 

  245. #define NBIO_BASE__INST0_SEG0                     0x00000000
    246. 

  246. #define NBIO_BASE__INST0_SEG1                     0x00000014
    247. 

  247. #define NBIO_BASE__INST0_SEG2                     0x00000D20
    248. 

  248. #define NBIO_BASE__INST0_SEG3                     0x00010400
    249. 

  249. #define NBIO_BASE__INST0_SEG4                     0
    250. 

  250. 

  251. #define NBIO_BASE__INST1_SEG0                     0
    252. 

  252. #define NBIO_BASE__INST1_SEG1                     0
    253. 

  253. #define NBIO_BASE__INST1_SEG2                     0
    254. 

  254. #define NBIO_BASE__INST1_SEG3                     0
    255. 

  255. #define NBIO_BASE__INST1_SEG4                     0
    256. 

  256. 

  257. #define NBIO_BASE__INST2_SEG0                     0
    258. 

  258. #define NBIO_BASE__INST2_SEG1                     0
    259. 

  259. #define NBIO_BASE__INST2_SEG2                     0
    260. 

  260. #define NBIO_BASE__INST2_SEG3                     0
    261. 

  261. #define NBIO_BASE__INST2_SEG4                     0
    262. 

  262. 

  263. #define NBIO_BASE__INST3_SEG0                     0
    264. 

  264. #define NBIO_BASE__INST3_SEG1                     0
    265. 

  265. #define NBIO_BASE__INST3_SEG2                     0
    266. 

  266. #define NBIO_BASE__INST3_SEG3                     0
    267. 

  267. #define NBIO_BASE__INST3_SEG4                     0
    268. 

  268. 

  269. #define NBIO_BASE__INST4_SEG0                     0
    270. 

  270. #define NBIO_BASE__INST4_SEG1                     0
    271. 

  271. #define NBIO_BASE__INST4_SEG2                     0
    272. 

  272. #define NBIO_BASE__INST4_SEG3                     0
    273. 

  273. #define NBIO_BASE__INST4_SEG4                     0
    274. 

  274. 

  275. #define DCE_BASE__INST0_SEG0                      0x00000012
    276. 

  276. #define DCE_BASE__INST0_SEG1                      0x000000C0
    277. 

  277. #define DCE_BASE__INST0_SEG2                      0x000034C0
    278. 

  278. #define DCE_BASE__INST0_SEG3                      0
    279. 

  279. #define DCE_BASE__INST0_SEG4                      0
    280. 

  280. 

  281. #define DCE_BASE__INST1_SEG0                      0
    282. 

  282. #define DCE_BASE__INST1_SEG1                      0
    283. 

  283. #define DCE_BASE__INST1_SEG2                      0
    284. 

  284. #define DCE_BASE__INST1_SEG3                      0
    285. 

  285. #define DCE_BASE__INST1_SEG4                      0
    286. 

  286. 

  287. #define DCE_BASE__INST2_SEG0                      0
    288. 

  288. #define DCE_BASE__INST2_SEG1                      0
    289. 

  289. #define DCE_BASE__INST2_SEG2                      0
    290. 

  290. #define DCE_BASE__INST2_SEG3                      0
    291. 

  291. #define DCE_BASE__INST2_SEG4                      0
    292. 

  292. 

  293. #define DCE_BASE__INST3_SEG0                      0
    294. 

  294. #define DCE_BASE__INST3_SEG1                      0
    295. 

  295. #define DCE_BASE__INST3_SEG2                      0
    296. 

  296. #define DCE_BASE__INST3_SEG3                      0
    297. 

  297. #define DCE_BASE__INST3_SEG4                      0
    298. 

  298. 

  299. #define DCE_BASE__INST4_SEG0                      0
    300. 

  300. #define DCE_BASE__INST4_SEG1                      0
    301. 

  301. #define DCE_BASE__INST4_SEG2                      0
    302. 

  302. #define DCE_BASE__INST4_SEG3                      0
    303. 

  303. #define DCE_BASE__INST4_SEG4                      0
    304. 

  304. 

  305. #define DCN_BASE__INST0_SEG0                      0x00000012
    306. 

  306. #define DCN_BASE__INST0_SEG1                      0x000000C0
    307. 

  307. #define DCN_BASE__INST0_SEG2                      0x000034C0
    308. 

  308. #define DCN_BASE__INST0_SEG3                      0
    309. 

  309. #define DCN_BASE__INST0_SEG4                      0
    310. 

  310. 

  311. #define DCN_BASE__INST1_SEG0                      0
    312. 

  312. #define DCN_BASE__INST1_SEG1                      0
    313. 

  313. #define DCN_BASE__INST1_SEG2                      0
    314. 

  314. #define DCN_BASE__INST1_SEG3                      0
    315. 

  315. #define DCN_BASE__INST1_SEG4                      0
    316. 

  316. 

  317. #define DCN_BASE__INST2_SEG0                      0
    318. 

  318. #define DCN_BASE__INST2_SEG1                      0
    319. 

  319. #define DCN_BASE__INST2_SEG2                      0
    320. 

  320. #define DCN_BASE__INST2_SEG3                      0
    321. 

  321. #define DCN_BASE__INST2_SEG4                      0
    322. 

  322. 

  323. #define DCN_BASE__INST3_SEG0                      0
    324. 

  324. #define DCN_BASE__INST3_SEG1                      0
    325. 

  325. #define DCN_BASE__INST3_SEG2                      0
    326. 

  326. #define DCN_BASE__INST3_SEG3                      0
    327. 

  327. #define DCN_BASE__INST3_SEG4                      0
    328. 

  328. 

  329. #define DCN_BASE__INST4_SEG0                      0
    330. 

  330. #define DCN_BASE__INST4_SEG1                      0
    331. 

  331. #define DCN_BASE__INST4_SEG2                      0
    332. 

  332. #define DCN_BASE__INST4_SEG3                      0
    333. 

  333. #define DCN_BASE__INST4_SEG4                      0
    334. 

  334. 

  335. #define MP0_BASE__INST0_SEG0                      0x00016000
    336. 

  336. #define MP0_BASE__INST0_SEG1                      0
    337. 

  337. #define MP0_BASE__INST0_SEG2                      0
    338. 

  338. #define MP0_BASE__INST0_SEG3                      0
    339. 

  339. #define MP0_BASE__INST0_SEG4                      0
    340. 

  340. 

  341. #define MP0_BASE__INST1_SEG0                      0
    342. 

  342. #define MP0_BASE__INST1_SEG1                      0
    343. 

  343. #define MP0_BASE__INST1_SEG2                      0
    344. 

  344. #define MP0_BASE__INST1_SEG3                      0
    345. 

  345. #define MP0_BASE__INST1_SEG4                      0
    346. 

  346. 

  347. #define MP0_BASE__INST2_SEG0                      0
    348. 

  348. #define MP0_BASE__INST2_SEG1                      0
    349. 

  349. #define MP0_BASE__INST2_SEG2                      0
    350. 

  350. #define MP0_BASE__INST2_SEG3                      0
    351. 

  351. #define MP0_BASE__INST2_SEG4                      0
    352. 

  352. 

  353. #define MP0_BASE__INST3_SEG0                      0
    354. 

  354. #define MP0_BASE__INST3_SEG1                      0
    355. 

  355. #define MP0_BASE__INST3_SEG2                      0
    356. 

  356. #define MP0_BASE__INST3_SEG3                      0
    357. 

  357. #define MP0_BASE__INST3_SEG4                      0
    358. 

  358. 

  359. #define MP0_BASE__INST4_SEG0                      0
    360. 

  360. #define MP0_BASE__INST4_SEG1                      0
    361. 

  361. #define MP0_BASE__INST4_SEG2                      0
    362. 

  362. #define MP0_BASE__INST4_SEG3                      0
    363. 

  363. #define MP0_BASE__INST4_SEG4                      0
    364. 

  364. 

  365. #define MP1_BASE__INST0_SEG0                      0x00016200
    366. 

  366. #define MP1_BASE__INST0_SEG1                      0
    367. 

  367. #define MP1_BASE__INST0_SEG2                      0
    368. 

  368. #define MP1_BASE__INST0_SEG3                      0
    369. 

  369. #define MP1_BASE__INST0_SEG4                      0
    370. 

  370. 

  371. #define MP1_BASE__INST1_SEG0                      0
    372. 

  372. #define MP1_BASE__INST1_SEG1                      0
    373. 

  373. #define MP1_BASE__INST1_SEG2                      0
    374. 

  374. #define MP1_BASE__INST1_SEG3                      0
    375. 

  375. #define MP1_BASE__INST1_SEG4                      0
    376. 

  376. 

  377. #define MP1_BASE__INST2_SEG0                      0
    378. 

  378. #define MP1_BASE__INST2_SEG1                      0
    379. 

  379. #define MP1_BASE__INST2_SEG2                      0
    380. 

  380. #define MP1_BASE__INST2_SEG3                      0
    381. 

  381. #define MP1_BASE__INST2_SEG4                      0
    382. 

  382. 

  383. #define MP1_BASE__INST3_SEG0                      0
    384. 

  384. #define MP1_BASE__INST3_SEG1                      0
    385. 

  385. #define MP1_BASE__INST3_SEG2                      0
    386. 

  386. #define MP1_BASE__INST3_SEG3                      0
    387. 

  387. #define MP1_BASE__INST3_SEG4                      0
    388. 

  388. 

  389. #define MP1_BASE__INST4_SEG0                      0
    390. 

  390. #define MP1_BASE__INST4_SEG1                      0
    391. 

  391. #define MP1_BASE__INST4_SEG2                      0
    392. 

  392. #define MP1_BASE__INST4_SEG3                      0
    393. 

  393. #define MP1_BASE__INST4_SEG4                      0
    394. 

  394. 

  395. #define MP2_BASE__INST0_SEG0                      0x00016400
    396. 

  396. #define MP2_BASE__INST0_SEG1                      0
    397. 

  397. #define MP2_BASE__INST0_SEG2                      0
    398. 

  398. #define MP2_BASE__INST0_SEG3                      0
    399. 

  399. #define MP2_BASE__INST0_SEG4                      0
    400. 

  400. 

  401. #define MP2_BASE__INST1_SEG0                      0
    402. 

  402. #define MP2_BASE__INST1_SEG1                      0
    403. 

  403. #define MP2_BASE__INST1_SEG2                      0
    404. 

  404. #define MP2_BASE__INST1_SEG3                      0
    405. 

  405. #define MP2_BASE__INST1_SEG4                      0
    406. 

  406. 

  407. #define MP2_BASE__INST2_SEG0                      0
    408. 

  408. #define MP2_BASE__INST2_SEG1                      0
    409. 

  409. #define MP2_BASE__INST2_SEG2                      0
    410. 

  410. #define MP2_BASE__INST2_SEG3                      0
    411. 

  411. #define MP2_BASE__INST2_SEG4                      0
    412. 

  412. 

  413. #define MP2_BASE__INST3_SEG0                      0
    414. 

  414. #define MP2_BASE__INST3_SEG1                      0
    415. 

  415. #define MP2_BASE__INST3_SEG2                      0
    416. 

  416. #define MP2_BASE__INST3_SEG3                      0
    417. 

  417. #define MP2_BASE__INST3_SEG4                      0
    418. 

  418. 

  419. #define MP2_BASE__INST4_SEG0                      0
    420. 

  420. #define MP2_BASE__INST4_SEG1                      0
    421. 

  421. #define MP2_BASE__INST4_SEG2                      0
    422. 

  422. #define MP2_BASE__INST4_SEG3                      0
    423. 

  423. #define MP2_BASE__INST4_SEG4                      0
    424. 

  424. 

  425. #define DF_BASE__INST0_SEG0                       0x00007000
    426. 

  426. #define DF_BASE__INST0_SEG1                       0
    427. 

  427. #define DF_BASE__INST0_SEG2                       0
    428. 

  428. #define DF_BASE__INST0_SEG3                       0
    429. 

  429. #define DF_BASE__INST0_SEG4                       0
    430. 

  430. 

  431. #define DF_BASE__INST1_SEG0                       0
    432. 

  432. #define DF_BASE__INST1_SEG1                       0
    433. 

  433. #define DF_BASE__INST1_SEG2                       0
    434. 

  434. #define DF_BASE__INST1_SEG3                       0
    435. 

  435. #define DF_BASE__INST1_SEG4                       0
    436. 

  436. 

  437. #define DF_BASE__INST2_SEG0                       0
    438. 

  438. #define DF_BASE__INST2_SEG1                       0
    439. 

  439. #define DF_BASE__INST2_SEG2                       0
    440. 

  440. #define DF_BASE__INST2_SEG3                       0
    441. 

  441. #define DF_BASE__INST2_SEG4                       0
    442. 

  442. 

  443. #define DF_BASE__INST3_SEG0                       0
    444. 

  444. #define DF_BASE__INST3_SEG1                       0
    445. 

  445. #define DF_BASE__INST3_SEG2                       0
    446. 

  446. #define DF_BASE__INST3_SEG3                       0
    447. 

  447. #define DF_BASE__INST3_SEG4                       0
    448. 

  448. 

  449. #define DF_BASE__INST4_SEG0                       0
    450. 

  450. #define DF_BASE__INST4_SEG1                       0
    451. 

  451. #define DF_BASE__INST4_SEG2                       0
    452. 

  452. #define DF_BASE__INST4_SEG3                       0
    453. 

  453. #define DF_BASE__INST4_SEG4                       0
    454. 

  454. 

  455. #define UVD_BASE__INST0_SEG0                      0x00007800
    456. 

  456. #define UVD_BASE__INST0_SEG1                      0x00007E00
    457. 

  457. #define UVD_BASE__INST0_SEG2                      0
    458. 

  458. #define UVD_BASE__INST0_SEG3                      0
    459. 

  459. #define UVD_BASE__INST0_SEG4                      0
    460. 

  460. 

  461. #define UVD_BASE__INST1_SEG0                      0
    462. 

  462. #define UVD_BASE__INST1_SEG1                      0
    463. 

  463. #define UVD_BASE__INST1_SEG2                      0
    464. 

  464. #define UVD_BASE__INST1_SEG3                      0
    465. 

  465. #define UVD_BASE__INST1_SEG4                      0
    466. 

  466. 

  467. #define UVD_BASE__INST2_SEG0                      0
    468. 

  468. #define UVD_BASE__INST2_SEG1                      0
    469. 

  469. #define UVD_BASE__INST2_SEG2                      0
    470. 

  470. #define UVD_BASE__INST2_SEG3                      0
    471. 

  471. #define UVD_BASE__INST2_SEG4                      0
    472. 

  472. 

  473. #define UVD_BASE__INST3_SEG0                      0
    474. 

  474. #define UVD_BASE__INST3_SEG1                      0
    475. 

  475. #define UVD_BASE__INST3_SEG2                      0
    476. 

  476. #define UVD_BASE__INST3_SEG3                      0
    477. 

  477. #define UVD_BASE__INST3_SEG4                      0
    478. 

  478. 

  479. #define UVD_BASE__INST4_SEG0                      0
    480. 

  480. #define UVD_BASE__INST4_SEG1                      0
    481. 

  481. #define UVD_BASE__INST4_SEG2                      0
    482. 

  482. #define UVD_BASE__INST4_SEG3                      0
    483. 

  483. #define UVD_BASE__INST4_SEG4                      0
    484. 

  484. 

  485. #define VCN_BASE__INST0_SEG0                      0x00007800
    486. 

  486. #define VCN_BASE__INST0_SEG1                      0x00007E00
    487. 

  487. #define VCN_BASE__INST0_SEG2                      0
    488. 

  488. #define VCN_BASE__INST0_SEG3                      0
    489. 

  489. #define VCN_BASE__INST0_SEG4                      0
    490. 

  490. 

  491. #define VCN_BASE__INST1_SEG0                      0
    492. 

  492. #define VCN_BASE__INST1_SEG1                      0
    493. 

  493. #define VCN_BASE__INST1_SEG2                      0
    494. 

  494. #define VCN_BASE__INST1_SEG3                      0
    495. 

  495. #define VCN_BASE__INST1_SEG4                      0
    496. 

  496. 

  497. #define VCN_BASE__INST2_SEG0                      0
    498. 

  498. #define VCN_BASE__INST2_SEG1                      0
    499. 

  499. #define VCN_BASE__INST2_SEG2                      0
    500. 

  500. #define VCN_BASE__INST2_SEG3                      0
    501. 

  501. #define VCN_BASE__INST2_SEG4                      0
    502. 

  502. 

  503. #define VCN_BASE__INST3_SEG0                      0
    504. 

  504. #define VCN_BASE__INST3_SEG1                      0
    505. 

  505. #define VCN_BASE__INST3_SEG2                      0
    506. 

  506. #define VCN_BASE__INST3_SEG3                      0
    507. 

  507. #define VCN_BASE__INST3_SEG4                      0
    508. 

  508. 

  509. #define VCN_BASE__INST4_SEG0                      0
    510. 

  510. #define VCN_BASE__INST4_SEG1                      0
    511. 

  511. #define VCN_BASE__INST4_SEG2                      0
    512. 

  512. #define VCN_BASE__INST4_SEG3                      0
    513. 

  513. #define VCN_BASE__INST4_SEG4                      0
    514. 

  514. 

  515. #define DBGU_BASE__INST0_SEG0                     0x00000180
    516. 

  516. #define DBGU_BASE__INST0_SEG1                     0x000001A0
    517. 

  517. #define DBGU_BASE__INST0_SEG2                     0
    518. 

  518. #define DBGU_BASE__INST0_SEG3                     0
    519. 

  519. #define DBGU_BASE__INST0_SEG4                     0
    520. 

  520. 

  521. #define DBGU_BASE__INST1_SEG0                     0
    522. 

  522. #define DBGU_BASE__INST1_SEG1                     0
    523. 

  523. #define DBGU_BASE__INST1_SEG2                     0
    524. 

  524. #define DBGU_BASE__INST1_SEG3                     0
    525. 

  525. #define DBGU_BASE__INST1_SEG4                     0
    526. 

  526. 

  527. #define DBGU_BASE__INST2_SEG0                     0
    528. 

  528. #define DBGU_BASE__INST2_SEG1                     0
    529. 

  529. #define DBGU_BASE__INST2_SEG2                     0
    530. 

  530. #define DBGU_BASE__INST2_SEG3                     0
    531. 

  531. #define DBGU_BASE__INST2_SEG4                     0
    532. 

  532. 

  533. #define DBGU_BASE__INST3_SEG0                     0
    534. 

  534. #define DBGU_BASE__INST3_SEG1                     0
    535. 

  535. #define DBGU_BASE__INST3_SEG2                     0
    536. 

  536. #define DBGU_BASE__INST3_SEG3                     0
    537. 

  537. #define DBGU_BASE__INST3_SEG4                     0
    538. 

  538. 

  539. #define DBGU_BASE__INST4_SEG0                     0
    540. 

  540. #define DBGU_BASE__INST4_SEG1                     0
    541. 

  541. #define DBGU_BASE__INST4_SEG2                     0
    542. 

  542. #define DBGU_BASE__INST4_SEG3                     0
    543. 

  543. #define DBGU_BASE__INST4_SEG4                     0
    544. 

  544. 

  545. #define DBGU_NBIO_BASE__INST0_SEG0                0x000001C0
    546. 

  546. #define DBGU_NBIO_BASE__INST0_SEG1                0
    547. 

  547. #define DBGU_NBIO_BASE__INST0_SEG2                0
    548. 

  548. #define DBGU_NBIO_BASE__INST0_SEG3                0
    549. 

  549. #define DBGU_NBIO_BASE__INST0_SEG4                0
    550. 

  550. 

  551. #define DBGU_NBIO_BASE__INST1_SEG0                0
    552. 

  552. #define DBGU_NBIO_BASE__INST1_SEG1                0
    553. 

  553. #define DBGU_NBIO_BASE__INST1_SEG2                0
    554. 

  554. #define DBGU_NBIO_BASE__INST1_SEG3                0
    555. 

  555. #define DBGU_NBIO_BASE__INST1_SEG4                0
    556. 

  556. 

  557. #define DBGU_NBIO_BASE__INST2_SEG0                0
    558. 

  558. #define DBGU_NBIO_BASE__INST2_SEG1                0
    559. 

  559. #define DBGU_NBIO_BASE__INST2_SEG2                0
    560. 

  560. #define DBGU_NBIO_BASE__INST2_SEG3                0
    561. 

  561. #define DBGU_NBIO_BASE__INST2_SEG4                0
    562. 

  562. 

  563. #define DBGU_NBIO_BASE__INST3_SEG0                0
    564. 

  564. #define DBGU_NBIO_BASE__INST3_SEG1                0
    565. 

  565. #define DBGU_NBIO_BASE__INST3_SEG2                0
    566. 

  566. #define DBGU_NBIO_BASE__INST3_SEG3                0
    567. 

  567. #define DBGU_NBIO_BASE__INST3_SEG4                0
    568. 

  568. 

  569. #define DBGU_NBIO_BASE__INST4_SEG0                0
    570. 

  570. #define DBGU_NBIO_BASE__INST4_SEG1                0
    571. 

  571. #define DBGU_NBIO_BASE__INST4_SEG2                0
    572. 

  572. #define DBGU_NBIO_BASE__INST4_SEG3                0
    573. 

  573. #define DBGU_NBIO_BASE__INST4_SEG4                0
    574. 

  574. 

  575. #define DBGU_IO_BASE__INST0_SEG0                  0x000001E0
    576. 

  576. #define DBGU_IO_BASE__INST0_SEG1                  0
    577. 

  577. #define DBGU_IO_BASE__INST0_SEG2                  0
    578. 

  578. #define DBGU_IO_BASE__INST0_SEG3                  0
    579. 

  579. #define DBGU_IO_BASE__INST0_SEG4                  0
    580. 

  580. 

  581. #define DBGU_IO_BASE__INST1_SEG0                  0
    582. 

  582. #define DBGU_IO_BASE__INST1_SEG1                  0
    583. 

  583. #define DBGU_IO_BASE__INST1_SEG2                  0
    584. 

  584. #define DBGU_IO_BASE__INST1_SEG3                  0
    585. 

  585. #define DBGU_IO_BASE__INST1_SEG4                  0
    586. 

  586. 

  587. #define DBGU_IO_BASE__INST2_SEG0                  0
    588. 

  588. #define DBGU_IO_BASE__INST2_SEG1                  0
    589. 

  589. #define DBGU_IO_BASE__INST2_SEG2                  0
    590. 

  590. #define DBGU_IO_BASE__INST2_SEG3                  0
    591. 

  591. #define DBGU_IO_BASE__INST2_SEG4                  0
    592. 

  592. 

  593. #define DBGU_IO_BASE__INST3_SEG0                  0
    594. 

  594. #define DBGU_IO_BASE__INST3_SEG1                  0
    595. 

  595. #define DBGU_IO_BASE__INST3_SEG2                  0
    596. 

  596. #define DBGU_IO_BASE__INST3_SEG3                  0
    597. 

  597. #define DBGU_IO_BASE__INST3_SEG4                  0
    598. 

  598. 

  599. #define DBGU_IO_BASE__INST4_SEG0                  0
    600. 

  600. #define DBGU_IO_BASE__INST4_SEG1                  0
    601. 

  601. #define DBGU_IO_BASE__INST4_SEG2                  0
    602. 

  602. #define DBGU_IO_BASE__INST4_SEG3                  0
    603. 

  603. #define DBGU_IO_BASE__INST4_SEG4                  0
    604. 

  604. 

  605. #define DFX_DAP_BASE__INST0_SEG0                  0x000005A0
    606. 

  606. #define DFX_DAP_BASE__INST0_SEG1                  0
    607. 

  607. #define DFX_DAP_BASE__INST0_SEG2                  0
    608. 

  608. #define DFX_DAP_BASE__INST0_SEG3                  0
    609. 

  609. #define DFX_DAP_BASE__INST0_SEG4                  0
    610. 

  610. 

  611. #define DFX_DAP_BASE__INST1_SEG0                  0
    612. 

  612. #define DFX_DAP_BASE__INST1_SEG1                  0
    613. 

  613. #define DFX_DAP_BASE__INST1_SEG2                  0
    614. 

  614. #define DFX_DAP_BASE__INST1_SEG3                  0
    615. 

  615. #define DFX_DAP_BASE__INST1_SEG4                  0
    616. 

  616. 

  617. #define DFX_DAP_BASE__INST2_SEG0                  0
    618. 

  618. #define DFX_DAP_BASE__INST2_SEG1                  0
    619. 

  619. #define DFX_DAP_BASE__INST2_SEG2                  0
    620. 

  620. #define DFX_DAP_BASE__INST2_SEG3                  0
    621. 

  621. #define DFX_DAP_BASE__INST2_SEG4                  0
    622. 

  622. 

  623. #define DFX_DAP_BASE__INST3_SEG0                  0
    624. 

  624. #define DFX_DAP_BASE__INST3_SEG1                  0
    625. 

  625. #define DFX_DAP_BASE__INST3_SEG2                  0
    626. 

  626. #define DFX_DAP_BASE__INST3_SEG3                  0
    627. 

  627. #define DFX_DAP_BASE__INST3_SEG4                  0
    628. 

  628. 

  629. #define DFX_DAP_BASE__INST4_SEG0                  0
    630. 

  630. #define DFX_DAP_BASE__INST4_SEG1                  0
    631. 

  631. #define DFX_DAP_BASE__INST4_SEG2                  0
    632. 

  632. #define DFX_DAP_BASE__INST4_SEG3                  0
    633. 

  633. #define DFX_DAP_BASE__INST4_SEG4                  0
    634. 

  634. 

  635. #define DFX_BASE__INST0_SEG0                      0x00000580
    636. 

  636. #define DFX_BASE__INST0_SEG1                      0
    637. 

  637. #define DFX_BASE__INST0_SEG2                      0
    638. 

  638. #define DFX_BASE__INST0_SEG3                      0
    639. 

  639. #define DFX_BASE__INST0_SEG4                      0
    640. 

  640. 

  641. #define DFX_BASE__INST1_SEG0                      0
    642. 

  642. #define DFX_BASE__INST1_SEG1                      0
    643. 

  643. #define DFX_BASE__INST1_SEG2                      0
    644. 

  644. #define DFX_BASE__INST1_SEG3                      0
    645. 

  645. #define DFX_BASE__INST1_SEG4                      0
    646. 

  646. 

  647. #define DFX_BASE__INST2_SEG0                      0
    648. 

  648. #define DFX_BASE__INST2_SEG1                      0
    649. 

  649. #define DFX_BASE__INST2_SEG2                      0
    650. 

  650. #define DFX_BASE__INST2_SEG3                      0
    651. 

  651. #define DFX_BASE__INST2_SEG4                      0
    652. 

  652. 

  653. #define DFX_BASE__INST3_SEG0                      0
    654. 

  654. #define DFX_BASE__INST3_SEG1                      0
    655. 

  655. #define DFX_BASE__INST3_SEG2                      0
    656. 

  656. #define DFX_BASE__INST3_SEG3                      0
    657. 

  657. #define DFX_BASE__INST3_SEG4                      0
    658. 

  658. 

  659. #define DFX_BASE__INST4_SEG0                      0
    660. 

  660. #define DFX_BASE__INST4_SEG1                      0
    661. 

  661. #define DFX_BASE__INST4_SEG2                      0
    662. 

  662. #define DFX_BASE__INST4_SEG3                      0
    663. 

  663. #define DFX_BASE__INST4_SEG4                      0
    664. 

  664. 

  665. #define ISP_BASE__INST0_SEG0                      0x00018000
    666. 

  666. #define ISP_BASE__INST0_SEG1                      0
    667. 

  667. #define ISP_BASE__INST0_SEG2                      0
    668. 

  668. #define ISP_BASE__INST0_SEG3                      0
    669. 

  669. #define ISP_BASE__INST0_SEG4                      0
    670. 

  670. 

  671. #define ISP_BASE__INST1_SEG0                      0
    672. 

  672. #define ISP_BASE__INST1_SEG1                      0
    673. 

  673. #define ISP_BASE__INST1_SEG2                      0
    674. 

  674. #define ISP_BASE__INST1_SEG3                      0
    675. 

  675. #define ISP_BASE__INST1_SEG4                      0
    676. 

  676. 

  677. #define ISP_BASE__INST2_SEG0                      0
    678. 

  678. #define ISP_BASE__INST2_SEG1                      0
    679. 

  679. #define ISP_BASE__INST2_SEG2                      0
    680. 

  680. #define ISP_BASE__INST2_SEG3                      0
    681. 

  681. #define ISP_BASE__INST2_SEG4                      0
    682. 

  682. 

  683. #define ISP_BASE__INST3_SEG0                      0
    684. 

  684. #define ISP_BASE__INST3_SEG1                      0
    685. 

  685. #define ISP_BASE__INST3_SEG2                      0
    686. 

  686. #define ISP_BASE__INST3_SEG3                      0
    687. 

  687. #define ISP_BASE__INST3_SEG4                      0
    688. 

  688. 

  689. #define ISP_BASE__INST4_SEG0                      0
    690. 

  690. #define ISP_BASE__INST4_SEG1                      0
    691. 

  691. #define ISP_BASE__INST4_SEG2                      0
    692. 

  692. #define ISP_BASE__INST4_SEG3                      0
    693. 

  693. #define ISP_BASE__INST4_SEG4                      0
    694. 

  694. 

  695. #define SYSTEMHUB_BASE__INST0_SEG0                0x00000EA0
    696. 

  696. #define SYSTEMHUB_BASE__INST0_SEG1                0
    697. 

  697. #define SYSTEMHUB_BASE__INST0_SEG2                0
    698. 

  698. #define SYSTEMHUB_BASE__INST0_SEG3                0
    699. 

  699. #define SYSTEMHUB_BASE__INST0_SEG4                0
    700. 

  700. 

  701. #define SYSTEMHUB_BASE__INST1_SEG0                0
    702. 

  702. #define SYSTEMHUB_BASE__INST1_SEG1                0
    703. 

  703. #define SYSTEMHUB_BASE__INST1_SEG2                0
    704. 

  704. #define SYSTEMHUB_BASE__INST1_SEG3                0
    705. 

  705. #define SYSTEMHUB_BASE__INST1_SEG4                0
    706. 

  706. 

  707. #define SYSTEMHUB_BASE__INST2_SEG0                0
    708. 

  708. #define SYSTEMHUB_BASE__INST2_SEG1                0
    709. 

  709. #define SYSTEMHUB_BASE__INST2_SEG2                0
    710. 

  710. #define SYSTEMHUB_BASE__INST2_SEG3                0
    711. 

  711. #define SYSTEMHUB_BASE__INST2_SEG4                0
    712. 

  712. 

  713. #define SYSTEMHUB_BASE__INST3_SEG0                0
    714. 

  714. #define SYSTEMHUB_BASE__INST3_SEG1                0
    715. 

  715. #define SYSTEMHUB_BASE__INST3_SEG2                0
    716. 

  716. #define SYSTEMHUB_BASE__INST3_SEG3                0
    717. 

  717. #define SYSTEMHUB_BASE__INST3_SEG4                0
    718. 

  718. 

  719. #define SYSTEMHUB_BASE__INST4_SEG0                0
    720. 

  720. #define SYSTEMHUB_BASE__INST4_SEG1                0
    721. 

  721. #define SYSTEMHUB_BASE__INST4_SEG2                0
    722. 

  722. #define SYSTEMHUB_BASE__INST4_SEG3                0
    723. 

  723. #define SYSTEMHUB_BASE__INST4_SEG4                0
    724. 

  724. 

  725. #define L2IMU_BASE__INST0_SEG0                    0x00007DC0
    726. 

  726. #define L2IMU_BASE__INST0_SEG1                    0
    727. 

  727. #define L2IMU_BASE__INST0_SEG2                    0
    728. 

  728. #define L2IMU_BASE__INST0_SEG3                    0
    729. 

  729. #define L2IMU_BASE__INST0_SEG4                    0
    730. 

  730. 

  731. #define L2IMU_BASE__INST1_SEG0                    0
    732. 

  732. #define L2IMU_BASE__INST1_SEG1                    0
    733. 

  733. #define L2IMU_BASE__INST1_SEG2                    0
    734. 

  734. #define L2IMU_BASE__INST1_SEG3                    0
    735. 

  735. #define L2IMU_BASE__INST1_SEG4                    0
    736. 

  736. 

  737. #define L2IMU_BASE__INST2_SEG0                    0
    738. 

  738. #define L2IMU_BASE__INST2_SEG1                    0
    739. 

  739. #define L2IMU_BASE__INST2_SEG2                    0
    740. 

  740. #define L2IMU_BASE__INST2_SEG3                    0
    741. 

  741. #define L2IMU_BASE__INST2_SEG4                    0
    742. 

  742. 

  743. #define L2IMU_BASE__INST3_SEG0                    0
    744. 

  744. #define L2IMU_BASE__INST3_SEG1                    0
    745. 

  745. #define L2IMU_BASE__INST3_SEG2                    0
    746. 

  746. #define L2IMU_BASE__INST3_SEG3                    0
    747. 

  747. #define L2IMU_BASE__INST3_SEG4                    0
    748. 

  748. 

  749. #define L2IMU_BASE__INST4_SEG0                    0
    750. 

  750. #define L2IMU_BASE__INST4_SEG1                    0
    751. 

  751. #define L2IMU_BASE__INST4_SEG2                    0
    752. 

  752. #define L2IMU_BASE__INST4_SEG3                    0
    753. 

  753. #define L2IMU_BASE__INST4_SEG4                    0
    754. 

  754. 

  755. #define IOHC_BASE__INST0_SEG0                     0x00010000
    756. 

  756. #define IOHC_BASE__INST0_SEG1                     0
    757. 

  757. #define IOHC_BASE__INST0_SEG2                     0
    758. 

  758. #define IOHC_BASE__INST0_SEG3                     0
    759. 

  759. #define IOHC_BASE__INST0_SEG4                     0
    760. 

  760. 

  761. #define IOHC_BASE__INST1_SEG0                     0
    762. 

  762. #define IOHC_BASE__INST1_SEG1                     0
    763. 

  763. #define IOHC_BASE__INST1_SEG2                     0
    764. 

  764. #define IOHC_BASE__INST1_SEG3                     0
    765. 

  765. #define IOHC_BASE__INST1_SEG4                     0
    766. 

  766. 

  767. #define IOHC_BASE__INST2_SEG0                     0
    768. 

  768. #define IOHC_BASE__INST2_SEG1                     0
    769. 

  769. #define IOHC_BASE__INST2_SEG2                     0
    770. 

  770. #define IOHC_BASE__INST2_SEG3                     0
    771. 

  771. #define IOHC_BASE__INST2_SEG4                     0
    772. 

  772. 

  773. #define IOHC_BASE__INST3_SEG0                     0
    774. 

  774. #define IOHC_BASE__INST3_SEG1                     0
    775. 

  775. #define IOHC_BASE__INST3_SEG2                     0
    776. 

  776. #define IOHC_BASE__INST3_SEG3                     0
    777. 

  777. #define IOHC_BASE__INST3_SEG4                     0
    778. 

  778. 

  779. #define IOHC_BASE__INST4_SEG0                     0
    780. 

  780. #define IOHC_BASE__INST4_SEG1                     0
    781. 

  781. #define IOHC_BASE__INST4_SEG2                     0
    782. 

  782. #define IOHC_BASE__INST4_SEG3                     0
    783. 

  783. #define IOHC_BASE__INST4_SEG4                     0
    784. 

  784. 

  785. #define ATHUB_BASE__INST0_SEG0                    0x00000C20
    786. 

  786. #define ATHUB_BASE__INST0_SEG1                    0
    787. 

  787. #define ATHUB_BASE__INST0_SEG2                    0
    788. 

  788. #define ATHUB_BASE__INST0_SEG3                    0
    789. 

  789. #define ATHUB_BASE__INST0_SEG4                    0
    790. 

  790. 

  791. #define ATHUB_BASE__INST1_SEG0                    0
    792. 

  792. #define ATHUB_BASE__INST1_SEG1                    0
    793. 

  793. #define ATHUB_BASE__INST1_SEG2                    0
    794. 

  794. #define ATHUB_BASE__INST1_SEG3                    0
    795. 

  795. #define ATHUB_BASE__INST1_SEG4                    0
    796. 

  796. 

  797. #define ATHUB_BASE__INST2_SEG0                    0
    798. 

  798. #define ATHUB_BASE__INST2_SEG1                    0
    799. 

  799. #define ATHUB_BASE__INST2_SEG2                    0
    800. 

  800. #define ATHUB_BASE__INST2_SEG3                    0
    801. 

  801. #define ATHUB_BASE__INST2_SEG4                    0
    802. 

  802. 

  803. #define ATHUB_BASE__INST3_SEG0                    0
    804. 

  804. #define ATHUB_BASE__INST3_SEG1                    0
    805. 

  805. #define ATHUB_BASE__INST3_SEG2                    0
    806. 

  806. #define ATHUB_BASE__INST3_SEG3                    0
    807. 

  807. #define ATHUB_BASE__INST3_SEG4                    0
    808. 

  808. 

  809. #define ATHUB_BASE__INST4_SEG0                    0
    810. 

  810. #define ATHUB_BASE__INST4_SEG1                    0
    811. 

  811. #define ATHUB_BASE__INST4_SEG2                    0
    812. 

  812. #define ATHUB_BASE__INST4_SEG3                    0
    813. 

  813. #define ATHUB_BASE__INST4_SEG4                    0
    814. 

  814. 

  815. #define VCE_BASE__INST0_SEG0                      0x00007E00
    816. 

  816. #define VCE_BASE__INST0_SEG1                      0x00048800
    817. 

  817. #define VCE_BASE__INST0_SEG2                      0
    818. 

  818. #define VCE_BASE__INST0_SEG3                      0
    819. 

  819. #define VCE_BASE__INST0_SEG4                      0
    820. 

  820. 

  821. #define VCE_BASE__INST1_SEG0                      0
    822. 

  822. #define VCE_BASE__INST1_SEG1                      0
    823. 

  823. #define VCE_BASE__INST1_SEG2                      0
    824. 

  824. #define VCE_BASE__INST1_SEG3                      0
    825. 

  825. #define VCE_BASE__INST1_SEG4                      0
    826. 

  826. 

  827. #define VCE_BASE__INST2_SEG0                      0
    828. 

  828. #define VCE_BASE__INST2_SEG1                      0
    829. 

  829. #define VCE_BASE__INST2_SEG2                      0
    830. 

  830. #define VCE_BASE__INST2_SEG3                      0
    831. 

  831. #define VCE_BASE__INST2_SEG4                      0
    832. 

  832. 

  833. #define VCE_BASE__INST3_SEG0                      0
    834. 

  834. #define VCE_BASE__INST3_SEG1                      0
    835. 

  835. #define VCE_BASE__INST3_SEG2                      0
    836. 

  836. #define VCE_BASE__INST3_SEG3                      0
    837. 

  837. #define VCE_BASE__INST3_SEG4                      0
    838. 

  838. 

  839. #define VCE_BASE__INST4_SEG0                      0
    840. 

  840. #define VCE_BASE__INST4_SEG1                      0
    841. 

  841. #define VCE_BASE__INST4_SEG2                      0
    842. 

  842. #define VCE_BASE__INST4_SEG3                      0
    843. 

  843. #define VCE_BASE__INST4_SEG4                      0
    844. 

  844. 

  845. #define GC_BASE__INST0_SEG0                       0x00002000
    846. 

  846. #define GC_BASE__INST0_SEG1                       0x0000A000
    847. 

  847. #define GC_BASE__INST0_SEG2                       0
    848. 

  848. #define GC_BASE__INST0_SEG3                       0
    849. 

  849. #define GC_BASE__INST0_SEG4                       0
    850. 

  850. 

  851. #define GC_BASE__INST1_SEG0                       0
    852. 

  852. #define GC_BASE__INST1_SEG1                       0
    853. 

  853. #define GC_BASE__INST1_SEG2                       0
    854. 

  854. #define GC_BASE__INST1_SEG3                       0
    855. 

  855. #define GC_BASE__INST1_SEG4                       0
    856. 

  856. 

  857. #define GC_BASE__INST2_SEG0                       0
    858. 

  858. #define GC_BASE__INST2_SEG1                       0
    859. 

  859. #define GC_BASE__INST2_SEG2                       0
    860. 

  860. #define GC_BASE__INST2_SEG3                       0
    861. 

  861. #define GC_BASE__INST2_SEG4                       0
    862. 

  862. 

  863. #define GC_BASE__INST3_SEG0                       0
    864. 

  864. #define GC_BASE__INST3_SEG1                       0
    865. 

  865. #define GC_BASE__INST3_SEG2                       0
    866. 

  866. #define GC_BASE__INST3_SEG3                       0
    867. 

  867. #define GC_BASE__INST3_SEG4                       0
    868. 

  868. 

  869. #define GC_BASE__INST4_SEG0                       0
    870. 

  870. #define GC_BASE__INST4_SEG1                       0
    871. 

  871. #define GC_BASE__INST4_SEG2                       0
    872. 

  872. #define GC_BASE__INST4_SEG3                       0
    873. 

  873. #define GC_BASE__INST4_SEG4                       0
    874. 

  874. 

  875. #define MMHUB_BASE__INST0_SEG0                    0x0001A000
    876. 

  876. #define MMHUB_BASE__INST0_SEG1                    0
    877. 

  877. #define MMHUB_BASE__INST0_SEG2                    0
    878. 

  878. #define MMHUB_BASE__INST0_SEG3                    0
    879. 

  879. #define MMHUB_BASE__INST0_SEG4                    0
    880. 

  880. 

  881. #define MMHUB_BASE__INST1_SEG0                    0
    882. 

  882. #define MMHUB_BASE__INST1_SEG1                    0
    883. 

  883. #define MMHUB_BASE__INST1_SEG2                    0
    884. 

  884. #define MMHUB_BASE__INST1_SEG3                    0
    885. 

  885. #define MMHUB_BASE__INST1_SEG4                    0
    886. 

  886. 

  887. #define MMHUB_BASE__INST2_SEG0                    0
    888. 

  888. #define MMHUB_BASE__INST2_SEG1                    0
    889. 

  889. #define MMHUB_BASE__INST2_SEG2                    0
    890. 

  890. #define MMHUB_BASE__INST2_SEG3                    0
    891. 

  891. #define MMHUB_BASE__INST2_SEG4                    0
    892. 

  892. 

  893. #define MMHUB_BASE__INST3_SEG0                    0
    894. 

  894. #define MMHUB_BASE__INST3_SEG1                    0
    895. 

  895. #define MMHUB_BASE__INST3_SEG2                    0
    896. 

  896. #define MMHUB_BASE__INST3_SEG3                    0
    897. 

  897. #define MMHUB_BASE__INST3_SEG4                    0
    898. 

  898. 

  899. #define MMHUB_BASE__INST4_SEG0                    0
    900. 

  900. #define MMHUB_BASE__INST4_SEG1                    0
    901. 

  901. #define MMHUB_BASE__INST4_SEG2                    0
    902. 

  902. #define MMHUB_BASE__INST4_SEG3                    0
    903. 

  903. #define MMHUB_BASE__INST4_SEG4                    0
    904. 

  904. 

  905. #define RSMU_BASE__INST0_SEG0                     0x00012000
    906. 

  906. #define RSMU_BASE__INST0_SEG1                     0
    907. 

  907. #define RSMU_BASE__INST0_SEG2                     0
    908. 

  908. #define RSMU_BASE__INST0_SEG3                     0
    909. 

  909. #define RSMU_BASE__INST0_SEG4                     0
    910. 

  910. 

  911. #define RSMU_BASE__INST1_SEG0                     0
    912. 

  912. #define RSMU_BASE__INST1_SEG1                     0
    913. 

  913. #define RSMU_BASE__INST1_SEG2                     0
    914. 

  914. #define RSMU_BASE__INST1_SEG3                     0
    915. 

  915. #define RSMU_BASE__INST1_SEG4                     0
    916. 

  916. 

  917. #define RSMU_BASE__INST2_SEG0                     0
    918. 

  918. #define RSMU_BASE__INST2_SEG1                     0
    919. 

  919. #define RSMU_BASE__INST2_SEG2                     0
    920. 

  920. #define RSMU_BASE__INST2_SEG3                     0
    921. 

  921. #define RSMU_BASE__INST2_SEG4                     0
    922. 

  922. 

  923. #define RSMU_BASE__INST3_SEG0                     0
    924. 

  924. #define RSMU_BASE__INST3_SEG1                     0
    925. 

  925. #define RSMU_BASE__INST3_SEG2                     0
    926. 

  926. #define RSMU_BASE__INST3_SEG3                     0
    927. 

  927. #define RSMU_BASE__INST3_SEG4                     0
    928. 

  928. 

  929. #define RSMU_BASE__INST4_SEG0                     0
    930. 

  930. #define RSMU_BASE__INST4_SEG1                     0
    931. 

  931. #define RSMU_BASE__INST4_SEG2                     0
    932. 

  932. #define RSMU_BASE__INST4_SEG3                     0
    933. 

  933. #define RSMU_BASE__INST4_SEG4                     0
    934. 

  934. 

  935. #define HDP_BASE__INST0_SEG0                      0x00000F20
    936. 

  936. #define HDP_BASE__INST0_SEG1                      0
    937. 

  937. #define HDP_BASE__INST0_SEG2                      0
    938. 

  938. #define HDP_BASE__INST0_SEG3                      0
    939. 

  939. #define HDP_BASE__INST0_SEG4                      0
    940. 

  940. 

  941. #define HDP_BASE__INST1_SEG0                      0
    942. 

  942. #define HDP_BASE__INST1_SEG1                      0
    943. 

  943. #define HDP_BASE__INST1_SEG2                      0
    944. 

  944. #define HDP_BASE__INST1_SEG3                      0
    945. 

  945. #define HDP_BASE__INST1_SEG4                      0
    946. 

  946. 

  947. #define HDP_BASE__INST2_SEG0                      0
    948. 

  948. #define HDP_BASE__INST2_SEG1                      0
    949. 

  949. #define HDP_BASE__INST2_SEG2                      0
    950. 

  950. #define HDP_BASE__INST2_SEG3                      0
    951. 

  951. #define HDP_BASE__INST2_SEG4                      0
    952. 

  952. 

  953. #define HDP_BASE__INST3_SEG0                      0
    954. 

  954. #define HDP_BASE__INST3_SEG1                      0
    955. 

  955. #define HDP_BASE__INST3_SEG2                      0
    956. 

  956. #define HDP_BASE__INST3_SEG3                      0
    957. 

  957. #define HDP_BASE__INST3_SEG4                      0
    958. 

  958. 

  959. #define HDP_BASE__INST4_SEG0                      0
    960. 

  960. #define HDP_BASE__INST4_SEG1                      0
    961. 

  961. #define HDP_BASE__INST4_SEG2                      0
    962. 

  962. #define HDP_BASE__INST4_SEG3                      0
    963. 

  963. #define HDP_BASE__INST4_SEG4                      0
    964. 

  964. 

  965. #define OSSSYS_BASE__INST0_SEG0                   0x000010A0
    966. 

  966. #define OSSSYS_BASE__INST0_SEG1                   0
    967. 

  967. #define OSSSYS_BASE__INST0_SEG2                   0
    968. 

  968. #define OSSSYS_BASE__INST0_SEG3                   0
    969. 

  969. #define OSSSYS_BASE__INST0_SEG4                   0
    970. 

  970. 

  971. #define OSSSYS_BASE__INST1_SEG0                   0
    972. 

  972. #define OSSSYS_BASE__INST1_SEG1                   0
    973. 

  973. #define OSSSYS_BASE__INST1_SEG2                   0
    974. 

  974. #define OSSSYS_BASE__INST1_SEG3                   0
    975. 

  975. #define OSSSYS_BASE__INST1_SEG4                   0
    976. 

  976. 

  977. #define OSSSYS_BASE__INST2_SEG0                   0
    978. 

  978. #define OSSSYS_BASE__INST2_SEG1                   0
    979. 

  979. #define OSSSYS_BASE__INST2_SEG2                   0
    980. 

  980. #define OSSSYS_BASE__INST2_SEG3                   0
    981. 

  981. #define OSSSYS_BASE__INST2_SEG4                   0
    982. 

  982. 

  983. #define OSSSYS_BASE__INST3_SEG0                   0
    984. 

  984. #define OSSSYS_BASE__INST3_SEG1                   0
    985. 

  985. #define OSSSYS_BASE__INST3_SEG2                   0
    986. 

  986. #define OSSSYS_BASE__INST3_SEG3                   0
    987. 

  987. #define OSSSYS_BASE__INST3_SEG4                   0
    988. 

  988. 

  989. #define OSSSYS_BASE__INST4_SEG0                   0
    990. 

  990. #define OSSSYS_BASE__INST4_SEG1                   0
    991. 

  991. #define OSSSYS_BASE__INST4_SEG2                   0
    992. 

  992. #define OSSSYS_BASE__INST4_SEG3                   0
    993. 

  993. #define OSSSYS_BASE__INST4_SEG4                   0
    994. 

  994. 

  995. #define SDMA0_BASE__INST0_SEG0                    0x00001260
    996. 

  996. #define SDMA0_BASE__INST0_SEG1                    0
    997. 

  997. #define SDMA0_BASE__INST0_SEG2                    0
    998. 

  998. #define SDMA0_BASE__INST0_SEG3                    0
    999. 

  999. #define SDMA0_BASE__INST0_SEG4                    0
    1000. 

  1000. 

  1001. #define SDMA0_BASE__INST1_SEG0                    0
    1002. 

  1002. #define SDMA0_BASE__INST1_SEG1                    0
    1003. 

  1003. #define SDMA0_BASE__INST1_SEG2                    0
    1004. 

  1004. #define SDMA0_BASE__INST1_SEG3                    0
    1005. 

  1005. #define SDMA0_BASE__INST1_SEG4                    0
    1006. 

  1006. 

  1007. #define SDMA0_BASE__INST2_SEG0                    0
    1008. 

  1008. #define SDMA0_BASE__INST2_SEG1                    0
    1009. 

  1009. #define SDMA0_BASE__INST2_SEG2                    0
    1010. 

  1010. #define SDMA0_BASE__INST2_SEG3                    0
    1011. 

  1011. #define SDMA0_BASE__INST2_SEG4                    0
    1012. 

  1012. 

  1013. #define SDMA0_BASE__INST3_SEG0                    0
    1014. 

  1014. #define SDMA0_BASE__INST3_SEG1                    0
    1015. 

  1015. #define SDMA0_BASE__INST3_SEG2                    0
    1016. 

  1016. #define SDMA0_BASE__INST3_SEG3                    0
    1017. 

  1017. #define SDMA0_BASE__INST3_SEG4                    0
    1018. 

  1018. 

  1019. #define SDMA0_BASE__INST4_SEG0                    0
    1020. 

  1020. #define SDMA0_BASE__INST4_SEG1                    0
    1021. 

  1021. #define SDMA0_BASE__INST4_SEG2                    0
    1022. 

  1022. #define SDMA0_BASE__INST4_SEG3                    0
    1023. 

  1023. #define SDMA0_BASE__INST4_SEG4                    0
    1024. 

  1024. 

  1025. #define SDMA1_BASE__INST0_SEG0                    0x00001460
    1026. 

  1026. #define SDMA1_BASE__INST0_SEG1                    0
    1027. 

  1027. #define SDMA1_BASE__INST0_SEG2                    0
    1028. 

  1028. #define SDMA1_BASE__INST0_SEG3                    0
    1029. 

  1029. #define SDMA1_BASE__INST0_SEG4                    0
    1030. 

  1030. 

  1031. #define SDMA1_BASE__INST1_SEG0                    0
    1032. 

  1032. #define SDMA1_BASE__INST1_SEG1                    0
    1033. 

  1033. #define SDMA1_BASE__INST1_SEG2                    0
    1034. 

  1034. #define SDMA1_BASE__INST1_SEG3                    0
    1035. 

  1035. #define SDMA1_BASE__INST1_SEG4                    0
    1036. 

  1036. 

  1037. #define SDMA1_BASE__INST2_SEG0                    0
    1038. 

  1038. #define SDMA1_BASE__INST2_SEG1                    0
    1039. 

  1039. #define SDMA1_BASE__INST2_SEG2                    0
    1040. 

  1040. #define SDMA1_BASE__INST2_SEG3                    0
    1041. 

  1041. #define SDMA1_BASE__INST2_SEG4                    0
    1042. 

  1042. 

  1043. #define SDMA1_BASE__INST3_SEG0                    0
    1044. 

  1044. #define SDMA1_BASE__INST3_SEG1                    0
    1045. 

  1045. #define SDMA1_BASE__INST3_SEG2                    0
    1046. 

  1046. #define SDMA1_BASE__INST3_SEG3                    0
    1047. 

  1047. #define SDMA1_BASE__INST3_SEG4                    0
    1048. 

  1048. 

  1049. #define SDMA1_BASE__INST4_SEG0                    0
    1050. 

  1050. #define SDMA1_BASE__INST4_SEG1                    0
    1051. 

  1051. #define SDMA1_BASE__INST4_SEG2                    0
    1052. 

  1052. #define SDMA1_BASE__INST4_SEG3                    0
    1053. 

  1053. #define SDMA1_BASE__INST4_SEG4                    0
    1054. 

  1054. 

  1055. #define XDMA_BASE__INST0_SEG0                     0x00003400
    1056. 

  1056. #define XDMA_BASE__INST0_SEG1                     0
    1057. 

  1057. #define XDMA_BASE__INST0_SEG2                     0
    1058. 

  1058. #define XDMA_BASE__INST0_SEG3                     0
    1059. 

  1059. #define XDMA_BASE__INST0_SEG4                     0
    1060. 

  1060. 

  1061. #define XDMA_BASE__INST1_SEG0                     0
    1062. 

  1062. #define XDMA_BASE__INST1_SEG1                     0
    1063. 

  1063. #define XDMA_BASE__INST1_SEG2                     0
    1064. 

  1064. #define XDMA_BASE__INST1_SEG3                     0
    1065. 

  1065. #define XDMA_BASE__INST1_SEG4                     0
    1066. 

  1066. 

  1067. #define XDMA_BASE__INST2_SEG0                     0
    1068. 

  1068. #define XDMA_BASE__INST2_SEG1                     0
    1069. 

  1069. #define XDMA_BASE__INST2_SEG2                     0
    1070. 

  1070. #define XDMA_BASE__INST2_SEG3                     0
    1071. 

  1071. #define XDMA_BASE__INST2_SEG4                     0
    1072. 

  1072. 

  1073. #define XDMA_BASE__INST3_SEG0                     0
    1074. 

  1074. #define XDMA_BASE__INST3_SEG1                     0
    1075. 

  1075. #define XDMA_BASE__INST3_SEG2                     0
    1076. 

  1076. #define XDMA_BASE__INST3_SEG3                     0
    1077. 

  1077. #define XDMA_BASE__INST3_SEG4                     0
    1078. 

  1078. 

  1079. #define XDMA_BASE__INST4_SEG0                     0
    1080. 

  1080. #define XDMA_BASE__INST4_SEG1                     0
    1081. 

  1081. #define XDMA_BASE__INST4_SEG2                     0
    1082. 

  1082. #define XDMA_BASE__INST4_SEG3                     0
    1083. 

  1083. #define XDMA_BASE__INST4_SEG4                     0
    1084. 

  1084. 

  1085. #define UMC_BASE__INST0_SEG0                      0x00014000
    1086. 

  1086. #define UMC_BASE__INST0_SEG1                      0
    1087. 

  1087. #define UMC_BASE__INST0_SEG2                      0
    1088. 

  1088. #define UMC_BASE__INST0_SEG3                      0
    1089. 

  1089. #define UMC_BASE__INST0_SEG4                      0
    1090. 

  1090. 

  1091. #define UMC_BASE__INST1_SEG0                      0
    1092. 

  1092. #define UMC_BASE__INST1_SEG1                      0
    1093. 

  1093. #define UMC_BASE__INST1_SEG2                      0
    1094. 

  1094. #define UMC_BASE__INST1_SEG3                      0
    1095. 

  1095. #define UMC_BASE__INST1_SEG4                      0
    1096. 

  1096. 

  1097. #define UMC_BASE__INST2_SEG0                      0
    1098. 

  1098. #define UMC_BASE__INST2_SEG1                      0
    1099. 

  1099. #define UMC_BASE__INST2_SEG2                      0
    1100. 

  1100. #define UMC_BASE__INST2_SEG3                      0
    1101. 

  1101. #define UMC_BASE__INST2_SEG4                      0
    1102. 

  1102. 

  1103. #define UMC_BASE__INST3_SEG0                      0
    1104. 

  1104. #define UMC_BASE__INST3_SEG1                      0
    1105. 

  1105. #define UMC_BASE__INST3_SEG2                      0
    1106. 

  1106. #define UMC_BASE__INST3_SEG3                      0
    1107. 

  1107. #define UMC_BASE__INST3_SEG4                      0
    1108. 

  1108. 

  1109. #define UMC_BASE__INST4_SEG0                      0
    1110. 

  1110. #define UMC_BASE__INST4_SEG1                      0
    1111. 

  1111. #define UMC_BASE__INST4_SEG2                      0
    1112. 

  1112. #define UMC_BASE__INST4_SEG3                      0
    1113. 

  1113. #define UMC_BASE__INST4_SEG4                      0
    1114. 

  1114. 

  1115. #define THM_BASE__INST0_SEG0                      0x00016600
    1116. 

  1116. #define THM_BASE__INST0_SEG1                      0
    1117. 

  1117. #define THM_BASE__INST0_SEG2                      0
    1118. 

  1118. #define THM_BASE__INST0_SEG3                      0
    1119. 

  1119. #define THM_BASE__INST0_SEG4                      0
    1120. 

  1120. 

  1121. #define THM_BASE__INST1_SEG0                      0
    1122. 

  1122. #define THM_BASE__INST1_SEG1                      0
    1123. 

  1123. #define THM_BASE__INST1_SEG2                      0
    1124. 

  1124. #define THM_BASE__INST1_SEG3                      0
    1125. 

  1125. #define THM_BASE__INST1_SEG4                      0
    1126. 

  1126. 

  1127. #define THM_BASE__INST2_SEG0                      0
    1128. 

  1128. #define THM_BASE__INST2_SEG1                      0
    1129. 

  1129. #define THM_BASE__INST2_SEG2                      0
    1130. 

  1130. #define THM_BASE__INST2_SEG3                      0
    1131. 

  1131. #define THM_BASE__INST2_SEG4                      0
    1132. 

  1132. 

  1133. #define THM_BASE__INST3_SEG0                      0
    1134. 

  1134. #define THM_BASE__INST3_SEG1                      0
    1135. 

  1135. #define THM_BASE__INST3_SEG2                      0
    1136. 

  1136. #define THM_BASE__INST3_SEG3                      0
    1137. 

  1137. #define THM_BASE__INST3_SEG4                      0
    1138. 

  1138. 

  1139. #define THM_BASE__INST4_SEG0                      0
    1140. 

  1140. #define THM_BASE__INST4_SEG1                      0
    1141. 

  1141. #define THM_BASE__INST4_SEG2                      0
    1142. 

  1142. #define THM_BASE__INST4_SEG3                      0
    1143. 

  1143. #define THM_BASE__INST4_SEG4                      0
    1144. 

  1144. 

  1145. #define SMUIO_BASE__INST0_SEG0                    0x00016800
    1146. 

  1146. #define SMUIO_BASE__INST0_SEG1                    0
    1147. 

  1147. #define SMUIO_BASE__INST0_SEG2                    0
    1148. 

  1148. #define SMUIO_BASE__INST0_SEG3                    0
    1149. 

  1149. #define SMUIO_BASE__INST0_SEG4                    0
    1150. 

  1150. 

  1151. #define SMUIO_BASE__INST1_SEG0                    0
    1152. 

  1152. #define SMUIO_BASE__INST1_SEG1                    0
    1153. 

  1153. #define SMUIO_BASE__INST1_SEG2                    0
    1154. 

  1154. #define SMUIO_BASE__INST1_SEG3                    0
    1155. 

  1155. #define SMUIO_BASE__INST1_SEG4                    0
    1156. 

  1156. 

  1157. #define SMUIO_BASE__INST2_SEG0                    0
    1158. 

  1158. #define SMUIO_BASE__INST2_SEG1                    0
    1159. 

  1159. #define SMUIO_BASE__INST2_SEG2                    0
    1160. 

  1160. #define SMUIO_BASE__INST2_SEG3                    0
    1161. 

  1161. #define SMUIO_BASE__INST2_SEG4                    0
    1162. 

  1162. 

  1163. #define SMUIO_BASE__INST3_SEG0                    0
    1164. 

  1164. #define SMUIO_BASE__INST3_SEG1                    0
    1165. 

  1165. #define SMUIO_BASE__INST3_SEG2                    0
    1166. 

  1166. #define SMUIO_BASE__INST3_SEG3                    0
    1167. 

  1167. #define SMUIO_BASE__INST3_SEG4                    0
    1168. 

  1168. 

  1169. #define SMUIO_BASE__INST4_SEG0                    0
    1170. 

  1170. #define SMUIO_BASE__INST4_SEG1                    0
    1171. 

  1171. #define SMUIO_BASE__INST4_SEG2                    0
    1172. 

  1172. #define SMUIO_BASE__INST4_SEG3                    0
    1173. 

  1173. #define SMUIO_BASE__INST4_SEG4                    0
    1174. 

  1174. 

  1175. #define PWR_BASE__INST0_SEG0                      0x00016A00
    1176. 

  1176. #define PWR_BASE__INST0_SEG1                      0
    1177. 

  1177. #define PWR_BASE__INST0_SEG2                      0
    1178. 

  1178. #define PWR_BASE__INST0_SEG3                      0
    1179. 

  1179. #define PWR_BASE__INST0_SEG4                      0
    1180. 

  1180. 

  1181. #define PWR_BASE__INST1_SEG0                      0
    1182. 

  1182. #define PWR_BASE__INST1_SEG1                      0
    1183. 

  1183. #define PWR_BASE__INST1_SEG2                      0
    1184. 

  1184. #define PWR_BASE__INST1_SEG3                      0
    1185. 

  1185. #define PWR_BASE__INST1_SEG4                      0
    1186. 

  1186. 

  1187. #define PWR_BASE__INST2_SEG0                      0
    1188. 

  1188. #define PWR_BASE__INST2_SEG1                      0
    1189. 

  1189. #define PWR_BASE__INST2_SEG2                      0
    1190. 

  1190. #define PWR_BASE__INST2_SEG3                      0
    1191. 

  1191. #define PWR_BASE__INST2_SEG4                      0
    1192. 

  1192. 

  1193. #define PWR_BASE__INST3_SEG0                      0
    1194. 

  1194. #define PWR_BASE__INST3_SEG1                      0
    1195. 

  1195. #define PWR_BASE__INST3_SEG2                      0
    1196. 

  1196. #define PWR_BASE__INST3_SEG3                      0
    1197. 

  1197. #define PWR_BASE__INST3_SEG4                      0
    1198. 

  1198. 

  1199. #define PWR_BASE__INST4_SEG0                      0
    1200. 

  1200. #define PWR_BASE__INST4_SEG1                      0
    1201. 

  1201. #define PWR_BASE__INST4_SEG2                      0
    1202. 

  1202. #define PWR_BASE__INST4_SEG3                      0
    1203. 

  1203. #define PWR_BASE__INST4_SEG4                      0
    1204. 

  1204. 

  1205. #define CLK_BASE__INST0_SEG0                      0x00016C00
    1206. 

  1206. #define CLK_BASE__INST0_SEG1                      0
    1207. 

  1207. #define CLK_BASE__INST0_SEG2                      0
    1208. 

  1208. #define CLK_BASE__INST0_SEG3                      0
    1209. 

  1209. #define CLK_BASE__INST0_SEG4                      0
    1210. 

  1210. 

  1211. #define CLK_BASE__INST1_SEG0                      0x00016E00
    1212. 

  1212. #define CLK_BASE__INST1_SEG1                      0
    1213. 

  1213. #define CLK_BASE__INST1_SEG2                      0
    1214. 

  1214. #define CLK_BASE__INST1_SEG3                      0
    1215. 

  1215. #define CLK_BASE__INST1_SEG4                      0
    1216. 

  1216. 

  1217. #define CLK_BASE__INST2_SEG0                      0x00017000
    1218. 

  1218. #define CLK_BASE__INST2_SEG1                      0
    1219. 

  1219. #define CLK_BASE__INST2_SEG2                      0
    1220. 

  1220. #define CLK_BASE__INST2_SEG3                      0
    1221. 

  1221. #define CLK_BASE__INST2_SEG4                      0
    1222. 

  1222. 

  1223. #define CLK_BASE__INST3_SEG0                      0x00017200
    1224. 

  1224. #define CLK_BASE__INST3_SEG1                      0
    1225. 

  1225. #define CLK_BASE__INST3_SEG2                      0
    1226. 

  1226. #define CLK_BASE__INST3_SEG3                      0
    1227. 

  1227. #define CLK_BASE__INST3_SEG4                      0
    1228. 

  1228. 

  1229. #define CLK_BASE__INST4_SEG0                      0x00017E00
    1230. 

  1230. #define CLK_BASE__INST4_SEG1                      0
    1231. 

  1231. #define CLK_BASE__INST4_SEG2                      0
    1232. 

  1232. #define CLK_BASE__INST4_SEG3                      0
    1233. 

  1233. #define CLK_BASE__INST4_SEG4                      0
    1234. 

  1234. 

  1235. #define FUSE_BASE__INST0_SEG0                     0x00017400
    1236. 

  1236. #define FUSE_BASE__INST0_SEG1                     0
    1237. 

  1237. #define FUSE_BASE__INST0_SEG2                     0
    1238. 

  1238. #define FUSE_BASE__INST0_SEG3                     0
    1239. 

  1239. #define FUSE_BASE__INST0_SEG4                     0
    1240. 

  1240. 

  1241. #define FUSE_BASE__INST1_SEG0                     0
    1242. 

  1242. #define FUSE_BASE__INST1_SEG1                     0
    1243. 

  1243. #define FUSE_BASE__INST1_SEG2                     0
    1244. 

  1244. #define FUSE_BASE__INST1_SEG3                     0
    1245. 

  1245. #define FUSE_BASE__INST1_SEG4                     0
    1246. 

  1246. 

  1247. #define FUSE_BASE__INST2_SEG0                     0
    1248. 

  1248. #define FUSE_BASE__INST2_SEG1                     0
    1249. 

  1249. #define FUSE_BASE__INST2_SEG2                     0
    1250. 

  1250. #define FUSE_BASE__INST2_SEG3                     0
    1251. 

  1251. #define FUSE_BASE__INST2_SEG4                     0
    1252. 

  1252. 

  1253. #define FUSE_BASE__INST3_SEG0                     0
    1254. 

  1254. #define FUSE_BASE__INST3_SEG1                     0
    1255. 

  1255. #define FUSE_BASE__INST3_SEG2                     0
    1256. 

  1256. #define FUSE_BASE__INST3_SEG3                     0
    1257. 

  1257. #define FUSE_BASE__INST3_SEG4                     0
    1258. 

  1258. 

  1259. #define FUSE_BASE__INST4_SEG0                     0
    1260. 

  1260. #define FUSE_BASE__INST4_SEG1                     0
    1261. 

  1261. #define FUSE_BASE__INST4_SEG2                     0
    1262. 

  1262. #define FUSE_BASE__INST4_SEG3                     0
    1263. 

  1263. #define FUSE_BASE__INST4_SEG4                     0
    1264. 

  1264. #endif
    1265. 

  1265.