Commit Verlauf

Autor SHA1 Nachricht Datum
  Alan Tull 7085e2a94f fpga: manager: change api, don't use drvdata vor 7 Jahren
  Moritz Fischer 7f33bbca14 fpga: zynq: Add support for encrypted bitstreams vor 8 Jahren
  Jason Gunthorpe 425902f5c8 fpga zynq: Use the scatterlist interface vor 8 Jahren
  Jason Gunthorpe b496df86ac fpga zynq: Check the bitstream for validity vor 8 Jahren
  Jason Gunthorpe 6b45e0f24c fpga zynq: Check for errors after completing DMA vor 8 Jahren
  Jason Gunthorpe 340c0c53ea fpga zynq: Fix incorrect ISR state on bootup vor 8 Jahren
  Jason Gunthorpe 80baf649c2 fpga zynq: Remove priv->dev vor 8 Jahren
  Jason Gunthorpe 1930c28651 fpga zynq: Add missing \n to messages vor 8 Jahren
  Alan Tull 1df2865f8d fpga-mgr: add fpga image information struct vor 8 Jahren
  Moritz Fischer 28f98a12f7 fpga: zynq-fpga: Fix issue with drvdata being overwritten. vor 9 Jahren
  Moritz Fischer 4d10eaff5b fpga: zynq-fpga: Change fw format to handle bin instead of bit. vor 9 Jahren
  Moritz Fischer 6376931bab fpga: zynq-fpga: Fix unbalanced clock handling vor 9 Jahren
  Moritz Fischer 37784706bf fpga manager: Adding FPGA Manager support for Xilinx Zynq 7000 vor 9 Jahren