Stephen Warren
|
2ae77527bb
clk: tegra: remove legacy reset APIs
|
11 年 前 |
Stephen Warren
|
6d5b988e7d
clk: tegra: implement a reset driver
|
11 年 前 |
Peter De Schrijver
|
b29f9e9264
clk: tegra: add TEGRA_PERIPH_NO_GATE
|
11 年 前 |
Peter De Schrijver
|
bc44275b8e
clk: tegra: add locking to periph clks
|
11 年 前 |
Peter De Schrijver
|
798e910bee
clk: tegra: Add support for PLLSS
|
12 年 前 |
Peter De Schrijver
|
a7c8485a0e
clk: tegra: introduce common gen4 super clock
|
12 年 前 |
Peter De Schrijver
|
de4f30fd84
clk: tegra: move PMC, fixed clocks to common files
|
12 年 前 |
Peter De Schrijver
|
76ebc134d4
clk: tegra: move periph clocks to common file
|
12 年 前 |
Peter De Schrijver
|
6609dbe40e
clk: tegra: move audio clk to common file
|
12 年 前 |
Peter De Schrijver
|
73d37e4c7c
clk: tegra: add clkdev registration infra
|
12 年 前 |
Peter De Schrijver
|
b8700d506a
clk: tegra: add common infra for DT clocks
|
12 年 前 |
Peter De Schrijver
|
ebe142b2ad
clk: tegra: move fields to tegra_clk_pll_params
|
12 年 前 |
Peter De Schrijver
|
5bb9d26700
clk: tegra: Add TEGRA_PERIPH_NO_DIV flag
|
12 年 前 |
Peter De Schrijver
|
343a607cb7
clk: tegra: common periph_clk_enb_refcnt and clks
|
12 年 前 |
Peter De Schrijver
|
d5ff89a82a
clk: tegra: simplify periph clock data
|
12 年 前 |
Paul Walmsley
|
1c472d8e82
clk: tegra: T114: add DFLL DVCO reset control
|
12 年 前 |
Paul Walmsley
|
25c9ded6ed
clk: tegra: T114: add FCPU clock shaper programming, needed by the DFLL
|
12 年 前 |
Peter De Schrijver
|
7b781c72c9
clk: tegra: Add fields for override bits
|
12 年 前 |
Peter De Schrijver
|
aa6fefde62
clk: tegra: allow PLL m,n,p init from SoC files
|
12 年 前 |
Prashant Gaikwad
|
061cec925f
clk: tegra: Use common of_clk_init function
|
12 年 前 |
Peter De Schrijver
|
27aa99dc0e
clk: tegra: devicetree match for nvidia,tegra114-car
|
12 年 前 |
Peter De Schrijver
|
fdcccbd804
clk: tegra: Workaround for Tegra114 MSENC problem
|
12 年 前 |
Peter De Schrijver
|
a26a029893
clk: tegra: Add flags to tegra_clk_periph()
|
12 年 前 |
Peter De Schrijver
|
c1d1939c51
clk: tegra: Add new fields and PLL types for Tegra114
|
12 年 前 |
Peter De Schrijver
|
3e72771e21
clk: tegra: move from a lock bit idx to a lock mask
|
12 年 前 |
Peter De Schrijver
|
0b6525acd1
clk: tegra: Add PLL post divider table
|
12 年 前 |
Peter De Schrijver
|
7ba28813b4
clk: tegra: introduce TEGRA_PLL_HAS_LOCK_ENABLE
|
12 年 前 |
Peter De Schrijver
|
dd93587be8
clk: tegra: Add TEGRA_PLL_BYPASS flag
|
12 年 前 |
Peter De Schrijver
|
dba4072a4a
clk: tegra: Refactor PLL programming code
|
12 年 前 |
Stephen Warren
|
441f199a37
clk: tegra: defer application of init table
|
12 年 前 |