|
@@ -77,7 +77,7 @@
|
|
#define ILT_CFG_REG(cli, reg) PSWRQ2_REG_ ## cli ## _ ## reg ## _RT_OFFSET
|
|
#define ILT_CFG_REG(cli, reg) PSWRQ2_REG_ ## cli ## _ ## reg ## _RT_OFFSET
|
|
|
|
|
|
/* ILT entry structure */
|
|
/* ILT entry structure */
|
|
-#define ILT_ENTRY_PHY_ADDR_MASK 0x000FFFFFFFFFFFULL
|
|
|
|
|
|
+#define ILT_ENTRY_PHY_ADDR_MASK (~0ULL >> 12)
|
|
#define ILT_ENTRY_PHY_ADDR_SHIFT 0
|
|
#define ILT_ENTRY_PHY_ADDR_SHIFT 0
|
|
#define ILT_ENTRY_VALID_MASK 0x1ULL
|
|
#define ILT_ENTRY_VALID_MASK 0x1ULL
|
|
#define ILT_ENTRY_VALID_SHIFT 52
|
|
#define ILT_ENTRY_VALID_SHIFT 52
|