|
@@ -30,16 +30,6 @@
|
|
#define OMAP3_VP_VSTEPMAX_VSTEPMAX 0x04
|
|
#define OMAP3_VP_VSTEPMAX_VSTEPMAX 0x04
|
|
#define OMAP3_VP_VLIMITTO_TIMEOUT_US 200
|
|
#define OMAP3_VP_VLIMITTO_TIMEOUT_US 200
|
|
|
|
|
|
-#define OMAP3430_VP1_VLIMITTO_VDDMIN 0x14
|
|
|
|
-#define OMAP3430_VP1_VLIMITTO_VDDMAX 0x42
|
|
|
|
-#define OMAP3430_VP2_VLIMITTO_VDDMIN 0x18
|
|
|
|
-#define OMAP3430_VP2_VLIMITTO_VDDMAX 0x2c
|
|
|
|
-
|
|
|
|
-#define OMAP3630_VP1_VLIMITTO_VDDMIN 0x18
|
|
|
|
-#define OMAP3630_VP1_VLIMITTO_VDDMAX 0x3c
|
|
|
|
-#define OMAP3630_VP2_VLIMITTO_VDDMIN 0x18
|
|
|
|
-#define OMAP3630_VP2_VLIMITTO_VDDMAX 0x30
|
|
|
|
-
|
|
|
|
#define OMAP4_SRI2C_SLAVE_ADDR 0x12
|
|
#define OMAP4_SRI2C_SLAVE_ADDR 0x12
|
|
#define OMAP4_VDD_MPU_SR_VOLT_REG 0x55
|
|
#define OMAP4_VDD_MPU_SR_VOLT_REG 0x55
|
|
#define OMAP4_VDD_MPU_SR_CMD_REG 0x56
|
|
#define OMAP4_VDD_MPU_SR_CMD_REG 0x56
|
|
@@ -53,13 +43,6 @@
|
|
#define OMAP4_VP_VSTEPMAX_VSTEPMAX 0x04
|
|
#define OMAP4_VP_VSTEPMAX_VSTEPMAX 0x04
|
|
#define OMAP4_VP_VLIMITTO_TIMEOUT_US 200
|
|
#define OMAP4_VP_VLIMITTO_TIMEOUT_US 200
|
|
|
|
|
|
-#define OMAP4_VP_MPU_VLIMITTO_VDDMIN 0xA
|
|
|
|
-#define OMAP4_VP_MPU_VLIMITTO_VDDMAX 0x39
|
|
|
|
-#define OMAP4_VP_IVA_VLIMITTO_VDDMIN 0xA
|
|
|
|
-#define OMAP4_VP_IVA_VLIMITTO_VDDMAX 0x2D
|
|
|
|
-#define OMAP4_VP_CORE_VLIMITTO_VDDMIN 0xA
|
|
|
|
-#define OMAP4_VP_CORE_VLIMITTO_VDDMAX 0x28
|
|
|
|
-
|
|
|
|
static bool is_offset_valid;
|
|
static bool is_offset_valid;
|
|
static u8 smps_offset;
|
|
static u8 smps_offset;
|
|
/*
|
|
/*
|