|
@@ -18,27 +18,6 @@
|
|
|
|
|
|
#define EXYNOS_CLKREG(x) (S5P_VA_CMU + (x))
|
|
|
|
|
|
-#define EXYNOS4_CLKSRC_CPU EXYNOS_CLKREG(0x14200)
|
|
|
-#define EXYNOS4_CLKMUX_STATCPU EXYNOS_CLKREG(0x14400)
|
|
|
-
|
|
|
-#define EXYNOS4_CLKDIV_CPU EXYNOS_CLKREG(0x14500)
|
|
|
-#define EXYNOS4_CLKDIV_CPU1 EXYNOS_CLKREG(0x14504)
|
|
|
-#define EXYNOS4_CLKDIV_STATCPU EXYNOS_CLKREG(0x14600)
|
|
|
-#define EXYNOS4_CLKDIV_STATCPU1 EXYNOS_CLKREG(0x14604)
|
|
|
-
|
|
|
-#define EXYNOS4_CLKSRC_CPU_MUXCORE_SHIFT (16)
|
|
|
-#define EXYNOS4_CLKMUX_STATCPU_MUXCORE_MASK (0x7 << EXYNOS4_CLKSRC_CPU_MUXCORE_SHIFT)
|
|
|
-
|
|
|
-/* For EXYNOS5250 */
|
|
|
-
|
|
|
-#define EXYNOS5_APLL_LOCK EXYNOS_CLKREG(0x00000)
|
|
|
-#define EXYNOS5_APLL_CON0 EXYNOS_CLKREG(0x00100)
|
|
|
-#define EXYNOS5_CLKMUX_STATCPU EXYNOS_CLKREG(0x00400)
|
|
|
-#define EXYNOS5_CLKDIV_CPU0 EXYNOS_CLKREG(0x00500)
|
|
|
-#define EXYNOS5_CLKDIV_CPU1 EXYNOS_CLKREG(0x00504)
|
|
|
-#define EXYNOS5_CLKDIV_STATCPU0 EXYNOS_CLKREG(0x00600)
|
|
|
-#define EXYNOS5_CLKDIV_STATCPU1 EXYNOS_CLKREG(0x00604)
|
|
|
-
|
|
|
#define EXYNOS5_PWR_CTRL1 EXYNOS_CLKREG(0x01020)
|
|
|
#define EXYNOS5_PWR_CTRL2 EXYNOS_CLKREG(0x01024)
|
|
|
|