|
@@ -31,6 +31,8 @@
|
|
#define EXYNOS4_PA_FIMC2 0x11820000
|
|
#define EXYNOS4_PA_FIMC2 0x11820000
|
|
#define EXYNOS4_PA_FIMC3 0x11830000
|
|
#define EXYNOS4_PA_FIMC3 0x11830000
|
|
|
|
|
|
|
|
+#define EXYNOS4_PA_G2D 0x12800000
|
|
|
|
+
|
|
#define EXYNOS4_PA_I2S0 0x03830000
|
|
#define EXYNOS4_PA_I2S0 0x03830000
|
|
#define EXYNOS4_PA_I2S1 0xE3100000
|
|
#define EXYNOS4_PA_I2S1 0xE3100000
|
|
#define EXYNOS4_PA_I2S2 0xE2A00000
|
|
#define EXYNOS4_PA_I2S2 0xE2A00000
|
|
@@ -162,6 +164,7 @@
|
|
#define S5P_PA_FIMC1 EXYNOS4_PA_FIMC1
|
|
#define S5P_PA_FIMC1 EXYNOS4_PA_FIMC1
|
|
#define S5P_PA_FIMC2 EXYNOS4_PA_FIMC2
|
|
#define S5P_PA_FIMC2 EXYNOS4_PA_FIMC2
|
|
#define S5P_PA_FIMC3 EXYNOS4_PA_FIMC3
|
|
#define S5P_PA_FIMC3 EXYNOS4_PA_FIMC3
|
|
|
|
+#define S5P_PA_G2D EXYNOS4_PA_G2D
|
|
#define S5P_PA_FIMD0 EXYNOS4_PA_FIMD0
|
|
#define S5P_PA_FIMD0 EXYNOS4_PA_FIMD0
|
|
#define S5P_PA_HDMI EXYNOS4_PA_HDMI
|
|
#define S5P_PA_HDMI EXYNOS4_PA_HDMI
|
|
#define S5P_PA_IIC_HDMIPHY EXYNOS4_PA_IIC_HDMIPHY
|
|
#define S5P_PA_IIC_HDMIPHY EXYNOS4_PA_IIC_HDMIPHY
|