|
@@ -14,8 +14,7 @@
|
|
#define DMTE4_IRQ evt2irq(0xb80)
|
|
#define DMTE4_IRQ evt2irq(0xb80)
|
|
#define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/
|
|
#define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/
|
|
#define SH_DMAC_BASE0 0xFE008020
|
|
#define SH_DMAC_BASE0 0xFE008020
|
|
-#elif defined(CONFIG_CPU_SUBTYPE_SH7763) || \
|
|
|
|
- defined(CONFIG_CPU_SUBTYPE_SH7764)
|
|
|
|
|
|
+#elif defined(CONFIG_CPU_SUBTYPE_SH7763)
|
|
#define DMTE0_IRQ evt2irq(0x640)
|
|
#define DMTE0_IRQ evt2irq(0x640)
|
|
#define DMTE4_IRQ evt2irq(0x780)
|
|
#define DMTE4_IRQ evt2irq(0x780)
|
|
#define DMAE0_IRQ evt2irq(0x6c0)
|
|
#define DMAE0_IRQ evt2irq(0x6c0)
|