|
@@ -56,7 +56,7 @@ void dce_pipe_control_lock(struct dc *dc,
|
|
|
if (lock && pipe->stream_res.tg->funcs->is_blanked(pipe->stream_res.tg))
|
|
|
return;
|
|
|
|
|
|
- val = REG_GET_4(BLND_V_UPDATE_LOCK[pipe->pipe_idx],
|
|
|
+ val = REG_GET_4(BLND_V_UPDATE_LOCK[pipe->stream_res.tg->inst],
|
|
|
BLND_DCP_GRPH_V_UPDATE_LOCK, &dcp_grph,
|
|
|
BLND_SCL_V_UPDATE_LOCK, &scl,
|
|
|
BLND_BLND_V_UPDATE_LOCK, &blnd,
|
|
@@ -67,19 +67,19 @@ void dce_pipe_control_lock(struct dc *dc,
|
|
|
blnd = lock_val;
|
|
|
update_lock_mode = lock_val;
|
|
|
|
|
|
- REG_SET_2(BLND_V_UPDATE_LOCK[pipe->pipe_idx], val,
|
|
|
+ REG_SET_2(BLND_V_UPDATE_LOCK[pipe->stream_res.tg->inst], val,
|
|
|
BLND_DCP_GRPH_V_UPDATE_LOCK, dcp_grph,
|
|
|
BLND_SCL_V_UPDATE_LOCK, scl);
|
|
|
|
|
|
if (hws->masks->BLND_BLND_V_UPDATE_LOCK != 0)
|
|
|
- REG_SET_2(BLND_V_UPDATE_LOCK[pipe->pipe_idx], val,
|
|
|
+ REG_SET_2(BLND_V_UPDATE_LOCK[pipe->stream_res.tg->inst], val,
|
|
|
BLND_BLND_V_UPDATE_LOCK, blnd,
|
|
|
BLND_V_UPDATE_LOCK_MODE, update_lock_mode);
|
|
|
|
|
|
if (hws->wa.blnd_crtc_trigger) {
|
|
|
if (!lock) {
|
|
|
- uint32_t value = REG_READ(CRTC_H_BLANK_START_END[pipe->pipe_idx]);
|
|
|
- REG_WRITE(CRTC_H_BLANK_START_END[pipe->pipe_idx], value);
|
|
|
+ uint32_t value = REG_READ(CRTC_H_BLANK_START_END[pipe->stream_res.tg->inst]);
|
|
|
+ REG_WRITE(CRTC_H_BLANK_START_END[pipe->stream_res.tg->inst], value);
|
|
|
}
|
|
|
}
|
|
|
}
|